堆叠式多芯片集成电路封装的制作方法
【专利说明】
【背景技术】
[0001]领域
[0002]各种特征涉及集成电路(IC)，并且尤其涉及多芯片IC和用于制造多芯片IC的方法。
[0003]背景
[0004]对更小、更轻、和更快速的便携式电子设备(诸如移动电话和膝上型计算机)的日益增长的需求已迫使电子工业创造以更大容量和性能、但尺寸更小为特征的电路组件。例如，便携式设备现在可以包含IC封装，该IC封装具有垂直地堆叠并且包裹在该IC封装的同一模塑料内的两个或更多个半导体管芯。此类多芯片IC封装通常可被称为“系统级封装”(SIP)和“芯片栈多芯片模块”(MCM)。
[0005]图1解说了现有技术中的SIP 100的示意性横截面侧视图。SIP 100包括堆叠在彼此之上的两个IC管芯102、104。顶部IC管芯102可以是例如存储器电路，而底部IC管芯104可以是例如处理电路。顶部管芯102的长度和/或宽度大于底部管芯104的长度和/或宽度，并且一般而言，顶部管芯102可以具有大于底部管芯104的表面面积。这两个管芯102、104堆叠在彼此之上并且包裹在单个模塑料106内。顶部管芯102的有效表面110经由多个焊接凸块112a和导电柱112b电耦合至层压基板108。底部管芯104的有效表面114经由另外多个焊接凸块116电耦合至基板108。以此方式，管芯102、104两者以倒装芯片方式电耦合至基板108，并且通过层压基板108内的电连接(未示出)来彼此通信。封装100可以通过球栅阵列或针栅阵列结构(未示出)被搭载到主板(例如，PCB板)上。
[0006]图2解说了模塑料106被移除藉此暴露下面的顶部IC管芯102的SIP封装100的示意性俯视图。顶部管芯102具有长度Ia和宽度w A。图3解说了 SIP封装100的示意性仰视图。为清楚起见已省略了基板108和模塑料106，藉此暴露具有焊接凸块112a的顶部管芯102和具有焊接凸块116的底部管芯104。
[0007]由于顶部IC管芯102与底部IC管芯104相比相对较大的大小(例如，较大的表面面积和/或沿其长度和/或宽度较大的尺寸)，顶部IC管芯102将具有受限的速度、性能、可靠性、和/或吞吐量。例如，顶部管芯102可能会遭受在位于其有效表面110上的各种IC组件之间的串话和电磁干扰(EMI)效应的影响。这些不期望的效应会限制顶部管芯102 (例如，易失性动态随机存取存储器(DRAM))能够可靠地操作的时钟速度(这是由于时钟信号抖动引起的)。
[0008]此外，较大的顶部管芯102更易于因由于翘曲效应导致断开的焊接接合点而发生故障。图4解说了 SIP 100 (为清楚起见已省略了底部管芯104和相关联的焊接凸块116)的示意性横截面侧视图，其中基板108已经受显著的凹式翘曲。根据所解说的示例，尽管靠近顶部管芯102的角403处的一些焊接凸块402保持与基板108的电接触，但是靠近顶部管芯102的中心边缘405的其他焊接凸块404已与基板108分开，并且不再与基板108电接触。因此，基板108的翘曲可能导致IC封装100发生故障，因为顶部管芯102与基板108之间的关键连接可能变为开路/断开。
[0009]因此，需要增进电路速度和性能并且还防护因翘曲引起的IC封装故障的高级多芯片IC封装设计。
[0010]概述
[0011]一种被配置成抵抗因翘曲引起的故障的多芯片集成电路(IC)封装。该IC封装可以包括基板、第一级IC管芯、以及多个第二级IC管芯。第一级IC管芯可以具有电耦合至该基板的表面。该多个第二级IC管芯可以被堆叠在该第一级IC管芯之上，其中该多个第二级IC管芯各自具有电耦合至该基板的有效表面。该多个第二级IC管芯可以并排地安排，以使得该多个第二级IC管芯的有效表面被基本上安置在同一平面中。多个电导体可以将该多个第二级IC管芯电耦合至该基板，其中该多个电导体可被放置在该多个第二级IC管芯中的每一个第二级IC管芯的至少一个有效表面周界悬突区域上。根据各种示例，该多个电导体可以是焊接凸块、焊接球、柱、引脚、钉头凸块、和/或钉头凸块堆叠中的至少一者。第一级IC管芯和该多个第二级IC管芯可以由该基板中的电互连和/或穿硅通孔中的至少一者彼此电耦合。至少一个在该多个第二级IC管芯中的两(2)个第二级IC管芯之间的间距可以允许这两(2)个第二级IC管芯响应于该基板的翘曲而关于彼此弯曲或旋转并且保持电耦合至该基板。至少一个在该多个第二级IC管芯中的两(2)个第二级IC管芯之间的间距致使第一个第二级IC管芯的第一角或第一侧响应于凹式基板翘曲而移至低于该第一个第二级IC管芯的第二角，并且进一步致使该第一个第二级IC管芯的第一角或第一侧响应于凸式基板翘曲而移至高于该第一个第二级IC管芯的第二角。该IC封装可被纳入到音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机中的至少一者中。
[0012]在一个实现中，该多个第二级IC管芯可以包括两⑵个第二级IC管芯。在一个示例中，这两(2)个第二级IC管芯可以具有彼此不同的长度和/或宽度中的至少一者。在另一示例中，这两(2)个第二级IC管芯的大小可以基本上相同。根据一个方面，这两(2)个第二级IC管芯中的每一个第二级IC管芯可以包括具有有效表面周界悬突区域的三侧，该有效表面周界悬突区域包括将这两(2)个第二级IC管芯中的每一个第二级IC管芯电耦合至该基板的多个电导体。这两(2)个第二级IC管芯中的每一个第二级IC管芯可以包括有一部分被直接安置在第一级IC管芯的背侧表面之上并且不具有该多个电导体至少一侧。
[0013]在另一实现中，该多个第二级IC管芯包括四(4)个第二级IC管芯。在一个示例中，这四(4)个第二级IC管芯中的每一个第二级IC管芯可以包括具有有效表面周界悬突区域的两侧，该有效表面周界悬突区域包括将这四(4)个第二级IC管芯中的每一个第二级IC管芯电耦合至该基板的多个电导体。这四(4)个第二级IC管芯中的每一个第二级IC管芯可以包括各自有一部分被直接安置在第一级IC管芯的背侧表面之上并且不具有该多个电导体至少两侧。
[0014]该IC封装还可以包括堆叠在这些第二级IC管芯之上的多个第三级IC管芯。该多个第三级IC管芯可以各自具有电耦合至该基板的有效表面。该多个第三级IC管芯可以并排地安排，以使得该多个第三级IC管芯的有效表面被基本上安置在另一相同平面中。
[0015]还提供了一种用于制造多芯片集成电路(IC)封装的方法。提供或者形成基板，并且将第一级IC管芯的表面电耦合至该基板。在第一级IC管芯之上堆叠多个第二级IC管芯，其中该多个第二级IC管芯各自具有电耦合至该基板的有效表面。该多个第二级IC管芯可以被并排地安排，以使得该多个第二级IC管芯的有效表面被基本上安置在同一平面中。用多个电导体将该多个第二级IC管芯电耦合至该基板，其中该多个电导体被放置在该多个第二级IC管芯中的每一个第二级IC管芯的至少一个有效表面周界悬突区域上。
[0016]该多个第二级IC管芯可以包括两(2)个第二级IC管芯。在一个示例中，这两(2)个第二级IC管芯中的每一个第二级IC管芯可以包括具有有效表面周界悬突区域的三侧，该有效表面周界悬突区域包括将这两(2)个第二级IC管芯中的每一个第二级IC管芯电耦合至该基板的多个电导体。这两(2)个第二级IC管芯中的每一个第二级IC管芯可以包括有一部分被直接安置在第一级IC管芯的背侧表面之上并且不具有该多个电导体至少一侧。
[0017]在另一示例中，该多个第二级IC管芯可以包括四(4)个第二级IC管芯。这四(4)个第二级IC管芯中的每一个第二级IC管芯可以包括具有有效表面周界悬突区域的两侧，该有效表面周界悬突区域包括将这四(4)个第二级IC管芯电中的每一个第二级IC管芯耦合至该基板的多个电导体。这四(4)个第二级IC管芯中的每一个第二级IC管芯可以包括各自有一部分被直接安置在第一级IC管芯的背侧表面之上并且不具有该多个电导体的至少两侧。
[0018]该方法可以进一步包括(a)在这些第二级IC管芯之上堆叠多个第三级IC管芯，该多个第三级IC管芯各自具有电耦合至该基板的有效表面，和/或(b)并排地安排该多个第三级IC管芯，以使得该多个第三级IC管芯的有效表面被基本上安置在另一相同平面中。
[0019]该方法可进一步包括:(a)提供至少一个在该多个第二级IC管芯中的两(2)个第二级IC管芯之间的间距，该至少一个间距允许这两(2)个第二级IC管芯响应于该基板的翘曲而关于彼此弯曲或旋转并且保持电耦合至该基板，和/或(b)提供至少一个在该多个第二级IC管芯中的两(2)个第二级IC管芯之间的间距，该至少一个间距致使第一个第二级IC管芯的第一角或第一侧响应于凹式基板翘曲而移至低于该第一个第二级IC管芯的第二角，并且进一步致使该第一个第二级IC管芯的第一角或第一侧响应于凸式基板翘曲而移至高于该第一个第二级IC管芯的第二角。
[0020]附图简述
[0021]图1解说了现有技术中所见的系统级封装(SIP)的示意性横截面侧视图。
[0022]图2解说了模塑料被移除藉此暴露下面的顶部IC管芯的该SIP封装的示意性俯视图。
[0023]图3解说了该SIP封装的示意性仰视图。
[0024]图4解说了该SIP的示意性横截面侧视图，其中基板已经受显著的凹式翘曲。
[0025]图5解说了根据本公开的一个方面的堆叠式多芯片IC封装的示意性横截面侧视图。
[0026]图6解说了根据一个方面的IC封装的示意性俯视图。
[0027]图7解说了根据一个方面的IC封装的示意性仰视图。
[0028]图8解说了根据一个方面的第二级IC管芯之一的示意性仰视图。
[0029]图9解说了根据一个方面的IC封装的示意性俯视图。
[0030]图10解说了根据一个方面的IC封装的示意性仰视图。
[0031]图11-13解说了根据本公开的一个方面的堆叠式多芯片IC封装的示意性横截面侧视图。
[0032]图14解说了根据一个方面的第二级IC管芯之一的示意性仰视图。
[0033]图15解说了根据一个方面的IC封装的示意性俯视图。
[0034]图16解说了根据一个方面的IC封装的示意性仰视图。
[0035]图17解说了根据一个方面的三级堆叠式多芯片IC封装的示意性仰视图。
[0036]图18和19解说了根据一个方面的该三级IC封装的示意性横截面侧视图。
[0037]图20和21分别解说了该堆叠式多芯片IC封装的示意性俯视图和仰视图。
[0038]图22和23解说了根据一个方面的在基板已经受翘曲之后该堆叠式多芯片IC封装的示意性横截面侧视图。
[0039]图24解说了根据本公开一个方面的用于制造多芯片IC封装的方法的流程图。
[0040]图25解说了可与前述IC封装中任一种IC封装集成的各种电子设备。
[0041]详细描述
[0042]在以下描述中，给出了具体细节以提供对本公开的各方面的透彻理解。然而，本领域普通技术人员将理解，没有这些具体细节也可实践这些方面。例如，电路可能用框图示出以避免使这些方面煙没在不必要的细节中。在其他实例中，公知的电路、结构和技术可能不被详细示出以免模糊本公开的这些方面。
[0043]措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。如本文中所使用的，术语“电耦合”在本文中被用于指两个对象之间的、允许电流流动发生于这两个对象之间的直接或间接耦合。例如，若对象A物理地接触对象B，且对象B接触对象C，则在对象B是允许发生从对象A向对象C的和/或从对象C向对象A的电流流动的导体的情况下，对象A和C仍可被认为是彼此电耦合的，即便它们并非彼此直接物理地接触。
[0044]术语“水平”被定义为与常规平面和/或IC管芯耦合至其上的IC封装基板的表面基本上平行的平面，而无论封装基板的取向如何。术语“垂直”指基本上垂直于如上所定义的水平平面的方向。介词(诸如“之上”、“之下”、“上部”、“更高”、“更低”、“上方”、“下方”、“下面”和“在……上)”在关于本文中描述的IC封装来使用时，是关于水平平面来定义的，而无论封