理器可读介质、和/或计算机可读介质。术语“机器可读介质”、“计算机可读介质”和/或“处理器可读介质”可包括，但不限于非瞬态介质，诸如便携或固定的存储设备、光学存储设备，以及能够存储、包含或承载(诸)指令和/或数据的各种其他介质。因此，本文中描述的各种方法可全部或部分地由可存储在“机器可读介质”、“计算机可读介质”和/或“处理器可读介质”中并由一个或多个处理器、机器和/或设备执行的指令和/或数据来实现。
[0091]此外，本公开的各方面可以由硬件、软件、固件、中间件、微代码、或其任何组合来实现。当在软件、固件、中间件或微码中实现时，执行必要任务的程序代码或代码段可被存储在诸如存储介质之类的机器可读介质或其它存储中。处理器可以执行这些必要的任务。代码段可表示规程、函数、子程序、程序、例程、子例程、模块、软件包、类，或是指令、数据结构、或程序语句的任何组合。通过传递和/或接收信息、数据、自变量、参数、或存储器内容，一代码段可被耦合到另一代码段或硬件电路。信息、自变量、参数、数据等可以经由包括存储器共享、消息传递、令牌传递、网络传输等的任何合适的手段被传递、转发、或传输。
[0092]结合本文中公开的示例描述的各个解说性逻辑块、模块、电路、元件和/或组件可用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑组件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，该处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以实现为计算组件的组合，例如DSP与微处理器的组合、数个微处理器、与DSP核心协作的一个或多个微处理器、或任何其他此类配置。
[0093]结合本文中公开的示例描述的方法或算法可直接在硬件中、在能由处理器执行的软件模块中、或在这两者的组合中以处理单元、编程指令、或其他指示的形式实施，并且可包含在单个设备中或跨多个设备分布。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、⑶-R0M、或本领域中所知的任何其他形式的存储介质中。存储介质可耦合到处理器以使得该处理器能从/向该存储介质读写信息。替换地，存储介质可以被整合到处理器。
[0094]本领域技术人员将可进一步领会，结合本文中公开的各方面描述的各种解说性逻辑框、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。
[0095]本文所述的本发明的各种特征可实现于不同系统中而不脱离本发明。应注意，本公开的以上各方面仅是示例，且不应被解释成限定本发明。对本公开的各方面的描述旨在是解说性的，而非限定所附权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改、和变形对于本领域技术人员将是显而易见的。
【主权项】
1.一种多芯片集成电路(IC)封装，包括: 基板； 第一级IC管芯，其具有电耦合至所述基板的表面；以及 堆叠在所述第一级IC管芯上方的多个第二级IC管芯，所述多个第二级IC管芯各自具有电耦合至所述基板的有效表面，所述多个第二级IC管芯被并排地安排，以使得所述多个第二级IC管芯的所述有效表面被基本上安置在同一平面中。
2.如权利要求1所述的IC封装，其特征在于，进一步包括: 将所述多个第二级IC管芯电耦合至所述基板的多个电导体，所述多个电导体放置在所述多个第二级IC管芯中的每一个第二级IC管芯的至少一个有效表面周界悬突区域上。
3.如权利要求2所述的IC封装，其特征在于，所述多个电导体是焊接凸块、焊接球、柱、引脚、钉头凸块、和/或钉头凸块堆叠中的至少一者。
4.如权利要求1所述的IC封装，其特征在于，所述多个第二级IC管芯包括两(2)个第二级IC管芯。
5.如权利要求4所述的IC封装，其特征在于，所述两(2)个第二级IC管芯具有彼此不同的长度和/或宽度中的至少一者。
6.如权利要求4所述的IC封装，其特征在于，所述两(2)个第二级IC管芯的大小基本上相同。
7.如权利要求4所述的IC封装，其特征在于，所述两(2)个第二级IC管芯中的每一个第二级IC管芯包括具有有效表面周界悬突区域的三侧，所述有效表面周界悬突区域包括将所述两(2)个第二级IC管芯中的每一个第二级IC管芯电耦合至所述基板的多个电导体。
8.如权利要求7所述的IC封装，其特征在于，所述两(2)个第二级IC管芯中的每一个第二级IC管芯包括有一部分被直接安置在所述第一级IC管芯的背侧表面之上并且不具有所述多个电导体的至少一侧。
9.如权利要求1所述的IC封装，其特征在于，所述多个第二级IC管芯包括四(4)个第二级IC管芯。
10.如权利要求9所述的IC封装，其特征在于，所述四(4)个第二级IC管芯中的每一个第二级IC管芯包括具有有效表面周界悬突区域的两侧，所述有效表面周界悬突区域包括将所述四(4)个第二级IC管芯中的每一个第二级IC管芯电耦合至所述基板的多个电导体。
11.如权利要求10所述的IC封装，其特征在于，所述四(4)个第二级IC管芯中的每一个第二级IC管芯包括各自有一部分被直接安置在所述第一级IC管芯的背侧表面之上并且不具有所述多个电导体的至少两侧。
12.如权利要求1所述的IC封装，其特征在于，进一步包括: 堆叠在所述第二级IC管芯上方的多个第三级IC管芯，所述多个第三级IC管芯各自具有电耦合至所述基板的有效表面，所述多个第三级IC管芯被并排地安排，以使得所述多个第三级IC管芯的所述有效表面被基本上安置在另一相同平面中。
13.如权利要求1所述的IC封装，其特征在于，所述第一级IC管芯和所述多个第二级IC管芯由所述基板中的电互连和/或穿硅通孔中的至少一者被彼此电耦合。
14.如权利要求1所述的IC封装，其特征在于，至少一个在所述多个第二级IC管芯中的两(2)个第二级IC管芯之间的间距允许所述两(2)个第二级IC管芯响应于所述基板的翘曲而关于彼此弯曲或旋转并且保持电耦合至所述基板。
15.如权利要求1所述的IC封装，其特征在于，至少一个在所述多个第二级IC管芯中的两(2)个第二级IC管芯之间的间距致使第一个第二级IC管芯的第一角或第一侧响应于凹式基板翘曲而移至低于所述第一个第二级IC管芯的第二角，并且进一步致使所述第一个第二级IC管芯的所述第一角或所述第一侧响应于凸式基板翘曲而移至高于所述第一个第二级IC管芯的第二角。
16.如权利要求1所述的IC封装，其特征在于，所述IC封装被纳入到以下至少一者中:音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机。
17.一种用于制造多芯片集成电路(IC)封装的方法，所述方法包括: 提供基板； 将第一级IC管芯的表面电耦合至所述基板； 在所述第一级IC管芯上方堆叠多个第二级IC管芯，其中所述多个第二级IC管芯各自具有被电耦合至所述基板的有效表面；以及 并排地安排所述多个第二级IC管芯，以使得所述多个第二级IC管芯的所述有效表面被基本上安置在同一平面中。
18.如权利要求17所述的方法，其特征在于，进一步包括: 用多个电导体来将所述多个第二级IC管芯电耦合至所述基板，所述多个电导体放置在所述多个第二级IC管芯中的每一个第二级IC管芯的至少一个有效表面周界悬突区域上。
19.如权利要求17所述的方法，其特征在于，所述多个第二级IC管芯包括两(2)个第二级IC管芯。
20.如权利要求19所述的方法，其特征在于，所述两(2)个第二级IC管芯中的每一个第二级IC管芯包括具有有效表面周界悬突区域的三侧，所述有效表面周界悬突区域包括将所述两个(2)第二级IC管芯中的每一个第二级IC管芯电耦合至所述基板的多个电导体。
21.如权利要求20所述的方法，其特征在于，所述两(2)个第二级IC管芯中的每一个第二级IC管芯包括有一部分被直接安置在所述第一级IC管芯的背侧表面之上并且不具有所述多个电导体的至少一侧。
22.如权利要求17所述的方法，其特征在于，所述多个第二级IC管芯包括四(4)个第二级IC管芯。
23.如权利要求22所述的方法，其特征在于，所述四(4)个第二级IC管芯中的每一个第二级IC管芯包括具有有效表面周界悬突区域的两侧，所述有效表面周界悬突区域包括将所述四(4)个第二级IC管芯中的每一个第二级IC管芯电耦合至所述基板的多个电导体。
24.如权利要求23所述的方法，其特征在于，所述四(4)个第二级IC管芯中的每一个第二级IC管芯包括各自有一部分被直接安置在所述第一级IC管芯的背侧表面之上并且不具有所述多个电导体的至少两侧。
25.如权利要求17所述的方法，其特征在于，进一步包括: 在所述第二级IC管芯上方堆叠多个第三级IC管芯，所述多个第三级IC管芯各自具有电耦合至所述基板的有效表面；以及 并排地安排所述多个第三级IC管芯，以使得所述多个第三级IC管芯的所述有效表面基本上安置在另一相同平面中。
26.如权利要求17所述的方法，其特征在于，进一步包括: 提供至少一个在所述多个第二级IC管芯中的两(2)个第二级IC管芯之间的间距，该至少一个间距允许所述两(2)个第二级IC管芯响应于所述基板的翘曲而关于彼此弯曲或旋转并且保持电耦合至所述基板。
27.如权利要求17所述的方法，其特征在于，进一步包括: 提供至少一个在所述多个第二级IC管芯中的两(2)个第二级IC管芯之间的间距，该至少一个间距致使第一个第二级IC管芯的第一角或第一侧响应于凹式基板翘曲而移至低于所述第一个第二级IC管芯的第二角，并且进一步致使所述第一个第二级IC管芯的所述第一角或所述第一侧响应于凸式基板翘曲而移至高于所述第一个第二级IC管芯的第二角。
28.—种多芯片集成电路(IC)封装，包括: 基板； 用于将第一级IC管芯的表面电耦合至所述基板的装置； 用于在所述第一级IC管芯上方堆叠多个第二级IC管芯的装置，其中所述多个第二级IC管芯各自具有被电耦合至所述基板的有效表面；以及 用于并排地安排所述多个第二级IC管芯，以使得所述多个第二级IC管芯的所述有效表面被基本上安置在同一平面中的装置。
29.如权利要求28所述的多芯片集成电路封装，其特征在于，进一步包括: 用于用多个电导体来将所述多个第二级IC管芯电耦合至所述基板的装置，所述多个电导体放置在所述多个第二级IC管芯中的每一个第二级IC管芯的至少一个有效表面周界悬突区域上。
30.如权利要求28所述的多芯片集成电路(IC)封装，其特征在于，进一步包括: 用于在所述第二级IC管芯上方堆叠多个第三级IC管芯的装置，所述多个第三级IC管芯各自具有被电耦合至所述基板的有效表面；以及 用于并排地安排所述多个第三级IC管芯以使得所述多个第三级IC管芯的所述有效表面被基本上安置在另一相同平面中的装置。
【专利摘要】提供了一种被配置成防护因翘曲引起的故障的多芯片集成电路(IC)封装。该IC封装可以包括基板(514)、第一级IC管芯(502)、以及多个第二级IC管芯(512a、512b)。第一级IC管芯具有电耦合(520)至该基板的表面。该多个第二级IC管芯堆叠在该第一级IC管芯上方。该多个第二级IC管芯可以各自具有电耦合(516、518)至该基板的有效表面。该多个第二级IC管芯可被并排地安排，以使得该多个第二级IC管芯的有效表面基本上安置在同一平面中。相对于单管芯配置，这些第二级IC管芯被分开，藉此抑制了因IC封装的翘曲而引起的开裂、剥离、和/或其他潜在的故障。
【IPC分类】H01L23-495, H01L25-065
【公开号】CN104704631
【申请号】CN201380052409
【发明人】D·何, Z·鲍, Z·黄
【申请人】高通股份有限公司
【公开日】2015年6月10日
【申请日】2013年10月8日
【公告号】EP2904639A1, US8963339, US20140097535, US20150155265, WO2014058836A1