用，同时作为底电极使用。
[0035]2)利用激光分子束外延在Nb掺杂的SrT13 (NSTO)上面外延CeO2薄膜，沉积前，腔室的真空度在?IX 10_7Pa ;沉积过程中激光脉冲频率为1Hz，靶基间距为70mm，沉积过程中的真空度为?3X10_7Pa，衬底温度为600。C，激光烧蚀能量为2J.em_2。氧化铈薄膜的厚度为35nm。
[0036]3)利用磁控溅射技术在CeO2薄膜上面沉积顶电极Ta薄膜，厚度为75nm。
[0037]采用Keithley4200半导体测试仪对所制备的Ta/Ce02/NST0结构的原型忆阻器进行电学分析，测试条件为:测试电压范围为-1.5?1.5V。
[0038]图2为Ta/Ce02/NST0结构的忆阻器的电流-电压特性曲线。由图中数据可以看出，初始态的Ta/Ce02/NST0器件具有较高的电阻，在正向电压加载到?IV时，高电阻态向低电阻态发生转变，当给Ta/Ce02/NST0器件加载负向电压时，器件初始为低阻态，表明所制备的Ta/Ce02/NST0器件为非易失性器件，在加大负向电压的过程中，当电压到达?-0.7V时，Ta/Ce02/NST0器件由低阻态转变成了高电阻态。Ta/Ce02/NST0器件具有和忆阻器相似的电学性能，并且无需电激活过程，具有低的转变电压，适用于忆阻器制备技术。
[0039]实施例2
[0040]在本实施例中，忆阻器为交叉阵列结构，如图3所示。该结构的最下端是衬底301，衬底除了用于支撑整个忆阻器结构外还作为底电极使用；在衬底301上刻蚀出交叉阵列的底电极302 (位线)；在底电极302上面外延CeO2薄膜303 ;在CeO2薄膜上面沉积顶电极304。如图4、5所示，其制备过程具体为:
[0041]步骤401 (对应501):选择重掺杂单晶硅(111)作为衬底，清洗。
[0042]步骤402 (对应502):利用反应离子刻蚀技术(反应气体为CF3Br)在衬底上直接形成底电极；
[0043]步骤403 (对应503):利用激光分子束外延技术外延生长(111)晶向CeO2薄膜作为阻变功能层材料；具体生长工艺为:沉积前，腔室的真空度在?lX10_7Pa ;沉积过程中激光脉冲频率为1Hz，靶基间距为80mm，沉积过程中的真空度为?3 X 10_7Pa，衬底温度为600°C，激光烧蚀能量为3.5J.cm_2。氧化铈薄膜的厚度为10nm。
[0044]步骤404 (对应504):在CeO2薄膜上面形成厚度为90nm的Ti顶电极，制备得到Ti/Ce02/Si+原型忆阻器器件。
[0045]采用Keithley4200半导体测试仪对所制备的Ti/Ce02/Si+结构的原型忆阻器进行电学分析，测试条件为:测试电压范围-3?3V。
[0046]首先对CeO2薄膜XRD表征，结果如图6所示，从XRD图谱中可以看出，在600°C的沉积温度下，不同能量制备的CeO2薄膜均为单晶薄膜，但是在能量为3.5J.cm-2时所制备的CeO2薄膜质量最高。因此本实施例选用3.5J.cm—2作为沉积过程的能量选择。
[0047]图7为Ti/Ce02/Si+结构的忆阻器的电流-电压特性曲线。由图中数据可以看出，初始态的Ti/Ce02/Si+器件具有较高的电阻，在正向电压加载到?2.4V的时候，高电阻态向低电阻态发生转变，当给Ti/Ce02/Si+器件加载负向电压时，器件初始为低阻态，表明所制备的Ti/Ce02/Si+器件为非易失性器件，在加大负向电压的过程中，当电压到达?-1.7V时，Ti/Ce02/Si+器件由低阻态转变成了高电阻态。Ti/Ce02/Si+器件具有和忆阻器相似的电学性能，并且无需电激活过程，具有低的工作电流，适用于忆阻器制备技术。
【主权项】
1.一种忆阻器，其特征在于，包括顶电极和底电极，顶电极与底电极之间设有单晶氧化铈存储介质层。
2.根据权利要求1所述的忆阻器，其特征在于，所述单晶氧化铈存储介质层的厚度为5 ?30nmo
3.根据权利要求2所述的忆阻器，其特征在于，所述单晶氧化铈存储介质层的厚度为10 ?20nm。
4.根据权利要求1所述的忆阻器，其特征在于，所述顶电极和底电极的厚度分别为30 ?300nmo
5.根据权利要求4所述的忆阻器，其特征在于，所述顶电极和底电极的厚度分别为50 ?lOOnm。
6.根据权利要求1?5中任一项所述的忆阻器，其特征在于，所述顶电极为单层金属电极、合金电极、多层金属电极或导电的化合物电极。
7.根据权利要求1?5中任一项所述的忆阻器，其特征在于，所述底电极为经掺杂的S1、Ge、MgO、Al2O3' YSZ、Y2O3 或 ST0,掺杂元素为 B、P、Li 或 Nb。
8.根据权利要求1所述的忆阻器，其特征在于，所述忆阻器的结构为垂直结构或交叉阵列结构。
9.一种权利要求1所述的忆阻器的制备方法，其特征在于，包括以下步骤: (1)衬底清洗； (2)利用刻蚀技术在衬底上直接形成底电极； (3)利用外延技术在底电极上外延单晶CeO2薄膜作为阻变功能层材料； (4)在单晶CeO2薄膜上面形成顶电极。
10.根据权利要求9所述的忆阻器的制备方法，其特征在于，所述的衬底为经掺杂的S1、Ge、Mg。、Al2O3' YSZ、Y2O3 或 ST0,掺杂元素为 B、P、Li 或 Nb。
【专利摘要】本发明提供一种忆阻器及其制备方法。该忆阻器包括顶电极和底电极，顶电极与底电极之间设有单晶氧化铈存储介质层。其制备方法包括：(1)衬底清洗；(2)利用刻蚀技术在衬底上直接形成底电极；(3)利用外延技术在底电极上外延单晶CeO2薄膜作为阻变功能层材料；(4)在单晶CeO2薄膜上面形成顶电极。本发明的忆阻器具有高的耐久性、低的操作电压、好的数据保持能力以及免激活特性。本发明的忆阻器具有制备方法简单、成本低并且与传统的CMOS工艺相兼容等优点。
【IPC分类】H01L45-00
【公开号】CN104752608
【申请号】CN201310733846
【发明人】赵鸿滨, 屠海令, 魏峰, 张艳, 杜军
【申请人】北京有色金属研究总院
【公开日】2015年7月1日
【申请日】2013年12月26日