阻变存储器及其制备方法
【技术领域】
[0001]本发明涉及半导体集成电路领域，具体涉及一种阻变存储器及其制备方法。
【背景技术】
[0002]随着半导体工业和信息化时代的不断发展，非挥发性存储器在断电时仍能存储数据信息，在信息存储领域具有非常重要的地位。阻变存储器(RRAM)是一种通过外电场/电流来控制器件阻态转变来实现信息存储的新型非挥发性存储技术。这种存储器具有高速度、低功耗、高存储密度、易于集成等优点，有望成为下一代主流的半导体存储器。
[0003]现有的阻变存储器具有金属-绝缘体-金属三明治式结构，即在两层金属电极之间夹设一层具有阻变特性的介质薄膜材料。目前阻变材料一般是过渡金属氧化物，常见的有 N1, Ti02、HfO2, ZrO2 和 ZnO 等。
[0004]为了与集成电路工艺兼容，现有的金属-绝缘体-金属三明治式结构的RRAM器件单元采用交叉阵列存储电路结构进行大规模集成，如图1所示，包括上面的字线Wl、W2和W3，位于下面的位线B1、B2和B3，以及中间的9个存储单元。当在字线W2上施加一个读取电压I，且使得位线B2接地时，此时选中存储单元22，在读取存储单元22中的电流时，由于受交叉阵列中其他旁路的影响，会产生读串扰信号。可知图1中共有4个串扰通路，每个串扰通路上都串联有三个存储单元，当阻变存储器阵列具有N个字线和N个位线时，整个阵列中串扰通路有(N — I) 2个。从而使得读取的电流具有非常大的误差。
[0005]为解决交叉阵列中的读写操作串扰问题，通常采用1T-1R或者1D-1R的存储单元结构。1T-1R是指存储单元由一个选通晶体管和一个阻变器件组成，要向指定的单元读写数据，需要依靠相应的晶体管控制。1D-1R是指存储单元由一个选通二极管和一个阻变器件组成，通过选通二极管来控制选择的阻变器件。在1T-1R结构中选通晶体管占用了存储单元的绝大部分面积，这严重的影响了集成度的提高；而1D-1R结构虽然可以像IR单元一样实现等比例缩小，但是由于阻变存储器本征的擦除操作电流较大，导致选通二极管随着面积的缩小提供的电流将不足以驱动阻变器件，同时二极管上消耗的功耗也会增加，这些不利因素也制约了基于1D-1R结构交叉阵列存储电路的发展。使用额外的选择器件使得阻变存储器阵列的集成度降低，制约了阻变存储器技术的发展。
【发明内容】
[0006]针对上述现有技术，本发明提供了一种阻变存储器，阻变存储器从下至上依次包括:第一电极、阻变层和第二电极，所述阻变层从下至少依次包括第一绝缘层、导电层和第二绝缘层，所述阻变层还包括导电通道，所述导电通道位于所述第一绝缘层或所述第二绝缘层中，用于使得所述第一电极和所述导电层电连接或使得所述第二电极和所述导电层电连接；其中，所述阻变层的材质为氧化钨，通过改变所述氧化钨中的氧离子数量和钨离子数量比值形成所述第一绝缘层、导电层、第二绝缘层和导电通道。
[0007]优选的，所述导电层中的氧离子数量与钨离子数量比值为2.5?2.7:1，所述导电通道中的氧离子数量与钨离子数量比值为2.5?2.7:1。
[0008]优选的，所述第一绝缘层中的氧离子数量与钨离子数量比值为3.0:1，所述第二绝缘层中的氧离子数量与钨离子数量比值为3.0:1。
[0009]优选的，所述第一绝缘层和所述第二绝缘层具有相同的厚度。
[0010]优选的，所述第一电极和第二电极具有相同的宽度，所述阻变层的厚度是所述第一电极或第二电极的宽度的0.5?2倍。
[0011]本发明还提供了一种上述阻变存储器的制备方法，包括下列步骤:
[0012](I)获得从下至上包括第一电极、氧化钨和第二电极的存储器单元；
[0013](2)在所述第二电极上施加第一正电势，使得所述氧化钨形成第一绝缘层和导电层，所述第一绝缘层位于所述导电层和所述第二电极之间；
[0014](3)在所述第二电极上施加第一负电势，使得所述第一绝缘层被击穿从而在所述第一绝缘层中形成导电通道，并且在所述导电层和所述第一电极中间形成第二绝缘层，其中所述导电通道用于使得所述第二电极和所述导电层电连接。
[0015]本发明还提供一种制备上述阻变存储器的制备方法，包括下列步骤:
[0016](I)获得从下至上包括第一电极、氧化钨和第二电极的存储器单元；
[0017](2)在所述第二电极上施加第二负电势，使得所述氧化钨形成第一绝缘层和导电层，所述第一绝缘层位于所述导电层和所述第一电极之间；
[0018](3)在所述第二电极上施加第二正电势，使得所述第一绝缘层被击穿从而在所述第一绝缘层中形成导电通道，并且在所述导电层和所述第二电极中间形成第二绝缘层，其中所述导电通道用于使得所述第一电极和所述导电层电连接。
[0019]优选的，所述导电层中的氧离子数量与钨离子数量比值为2.5?2.7:1，所述导电通道中的氧离子数量与钨离子数量比值为2.5?2.7:1。
[0020]优选的，所述第一绝缘层中的氧离子数量与钨离子数量比值为3.0:1，所述第二绝缘层中的氧离子数量与钨离子数量比值为3.0:1。
[0021 ] 优选的，所述第一绝缘层和所述第二绝缘层具有相同的厚度。
[0022]本发明还提供了一种关于上述阻变存储器的阻态恢复的方法，当第一电压读取所述阻变存储器的低阻态同时将所述阻变存储器的低阻态翻转为高阻态后，采用与第一电压的极性相反的第二电压使得所述阻变存储器的阻态从高阻态恢复到低阻态，其中第一电压和第二电压分别都小于所述第一绝缘层或第二绝缘层的软击穿电压的3倍。优选的，第二电压的幅值大于第一电压的幅值。
[0023]本发明的阻变存储器能够减小串扰电流，提高了抗串扰功能。结构简单，在阻态的读取过程中功耗低。同时本发明的阻变存储器在制备过程中无需额外的制备晶体管或二极管，制备工艺简单，并且能够提高阻变存储器阵列的集成度。
【附图说明】
[0024]以下参照附图对本发明实施例作进一步说明，其中:
[0025]图1是现有技术采用交叉阵列的阻变存储器阵列。
[0026]图2-图4是根据本发明第一个实施例的阻变存储器的制备方法制备的阻变存储器的剖面示意图。
[0027]图5-图8是图4所示的阻变存储器的阻态在翻转过程中的剖面示意图。
[0028]图9是图4所示的阻变存储器的阻态在翻转过程中的1-V曲线图。
[0029]图10是本发明第二个实施例的阻变存储器的阻态在翻转过程中的1-V曲线图。
[0030]图11是本发明第三个实施例的阻变存储器的阻态在翻转过程中的1-V曲线图。
【具体实施方式】
[0031]为了使本发明的目的，技术方案及优点更加清楚明白，以下结合附图通过具体实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0032]下面将详细介绍本发明的阻变存储器阵列的制备方法。
[0033]首先在氧化硅或硅基衬底上用磁控溅射方法生长100纳米厚的金薄膜，在金薄膜上通过光刻和刻蚀工艺形成宽度为500纳米的条形状的多个下电极，所述多个下电极相互平行，且相隔一定的距离，下电极的长度方向为第一方向，该多个下电极中的每一个用作阻变存储器阵列中的位线。在下电极上通过激光脉冲沉积方法生长500纳米厚的氧化钨(WOx)的阻变层，之后经过氧气退火处理，目的是调节WOx中氧离子的比例，使得X为2.9，即氧离子和钨离子的数量比为2.9:1，在其他的实施例中，还可以使得X为2.7-2.95之间的任意值。在氧化钨薄膜上通过磁控溅射方法生长100纳米的金薄膜，最后通过光刻和刻蚀工艺在该金薄膜上形成宽度为500纳米的条形状的多个上电极，该多个上电极相互平行，且相隔一定的距离。上电极的长度方向为第二方向，且第二方向和第一方向相交，优选第二方向和第一方向垂直。且该多个第二方向的条状电极的每一个作为阻变存储器阵列中的字线。
[0034]在本发明的其他实施例中，上电极和下电极的宽度范围可以是10纳米-10微米，根据实际的工艺设备，优选上电极和下电极的宽度相同以提高集成度。上电极和下电极的金属材料也可以不同，其中金属材料可以是金、钼、钨或钛中的一种或任意组合的合金。上电极和下电极之间的阻变层的厚度范围在10纳米-10微米之间，优选阻变层的厚度(即上电极和下电极之间的距离)是上电极或下电极宽度的0.5-2倍之间。
[0035]图2-图4是根据本发明第一个实施例的阻变存储器的制备方法制备的其中一个阻变存储器的剖面示意图，其中图2-图4并没有示出阻变存储器下面的衬底。参见图2所示，形成字线之后的每一个阻变存储器的结构从下至上依次包括下电极11、阻变层12和上电极13。
[0036]如图3所示，接着在上电极13上施加一个电压为V的正向