一种制作镍硅化物的方法
【技术领域】
[0001]本发明涉及半导体集成电路制造技术领域，更具体地，涉及一种制作镍硅化物的方法。
【背景技术】
[0002]在半导体制造技术中，金属硅化物由于具有较低的电阻率且与其他材料具有很好的粘合性而被广泛应用于源/漏接触和栅极接触来降低接触电阻。高熔点的金属例如T1、Co,Ni等通过一步或多步退火工艺，与硅发生反应即可生成低电阻率的金属硅化物。随着半导体工艺水平的不断提高，特别是在45nm及其以下技术节点，为了获得更低的接触电阻，镍及镍的合金(例如NiPt)已成为形成金属硅化物的主要材料。
[0003]随着超大规模集成电路特征尺寸的微缩化持续发展，场效应晶体管的尺寸也随之越来越小，且操作的速度也越来越快。如何有效提高电子输运性能，改善电路元件的驱动电流正显得日益重要。通过提高沟道区的载流子迀移率，能够增大CMOS器件的驱动电流，提尚器件的性能。而提尚载流子迁移率的一种有效机制是在沟道区中广生应力。
[0004]一般而言，硅中电子的迀移率随着沿电子迀移方向的拉应力的增加而增加，并随着压应力的增加而减少；相反，硅中带正电的空穴的迀移率随着空穴移动方向的压应力的增加而增大，并随着拉应力的增加而减少。因此，可以通过在沟道中引入适当的压应力和拉应力，来分别提高PMOS的空穴迀移率和NMOS的电子迀移率。例如，在PMOS器件的制造工艺中采用具有压应力的材料，而在NMOS器件中采用具有张应力的材料，以向沟道区施加适当的应力，从而提尚载流子的迁移率。
[0005]在上述形成例如Ni金属硅化物的工艺中，现有技术一般是通过在NMOS和PMOS器件上沉积相同的NiPt金属层，并在NiPt金属层上沉积相同的TiN层作为NiPt的保护层(cap layer)，进而通过退火工艺使镲与娃发生反应生成低电阻率的镲娃化物。TiN保护层可用来防止NiPt被氧化。
[0006]可是，上述现有的Ni硅化物形成工艺，没有分别对NMOS和PMOS进行调整，采用的是具有单一应力的TiN覆盖在NMOS和PMOS上，作为NiPt的保护层，而单一应力(张应力或压应力)的TiN只能对NMOS或PMOS其中之一的电子迀移率或空穴迀移率的提高作出贡献，但在有利于其中之一的情况下，却会对另一器件的电性能带来不利影响。此外，在NMOS和PMOS器件上沉积相同厚度及Pt含量的NiPt金属层，也没有考虑到如何满足不同器件要求的情况。
[0007]因此，现有的Ni硅化物形成工艺没有考虑到在金属硅化物的形成过程中引入的TiN应力层所带来的负面作用，以及如何满足不同器件要求的情况，需要加以优化。
【发明内容】
[0008]本发明的目的在于克服现有技术存在的上述缺陷，提供一种新的制作镍硅化物的方法，避免了在金属硅化物的形成过程中，引入应力层所带来的负面作用，NiPt层厚度及Pt含量可满足不同器件的要求。
[0009]为实现上述目的，本发明的技术方案如下:
[0010]一种制作镍硅化物的方法，包括以下步骤:
[0011]步骤SOl:提供一形成有NMOS和PMOS的半导体衬底，沉积一 SiN层作为金属硅化物阻挡层，并选择性地去除PMOS上需要形成金属硅化物区域的SiN ;
[0012]步骤S02:依次沉积一第一 NiPt层和压应力第一 TiN层，并选择性地去除NMOS上的第一 TiN层、第一 NiPt层，随后，选择性地去除NMOS上需要形成金属硅化物区域的SiN ；
[0013]步骤S03:沉积一第二 NiPt层和拉应力第二 TiN层，并选择性地去除PMOS上的第二 TiN 层、第二 NiPt 层；
[0014]步骤S04:进行第一次退火，在需要形成金属硅化物的区域形成第一镍硅化物；
[0015]步骤S05:去除第一、第二 TiN层以及没有反应的第一、第二 NiPt层；
[0016]步骤S06:进行第二次退火，在需要形成金属硅化物的区域形成第二镍硅化物。
[0017]优选地，所述第一镍硅化物为Ni2Si,所述第二镍硅化物为NiSi。
[0018]优选地，所述第一、第二 NiPt层中Pt的含量范围分别为O?15%。
[0019]优选地，所述第一、第二 NiPt层中Pt的含量不同。
[0020]优选地，所述第二 NiPt层中Pt的含量大于第一 NiPt层中Pt的含量。
[0021]优选地，所述第一、第二 NiPt层的厚度范围为30?300埃。
[0022]优选地，所述第一、第二 NiPt层的厚度不同。
[0023]优选地，所述第一、第二 TiN层的厚度范围为20?300埃。
[0024]优选地，所述第一、第二 TiN层的厚度不同。
[0025]优选地，所述第一次退火温度为200?350°C，第二次退火温度为350?550°C。
[0026]从上述技术方案可以看出，本发明通过应用应力技术，在NMOS和PMOS上沉积具有相反应力的TiN作为NiPt的保护层，在后续的镍硅化物形成过程中，不同的应力经过反应以及相变被记忆下来，使形成的镍硅化物可对NMOS沟道施加拉应力，对PMOS沟道施加压应力，从而避免了在金属硅化物的形成过程中，引入应力层所带来的负面作用，改善了器件的性能；NM0S和PMOS覆盖的NiPt具有不同含量的Pt，可满足器件的不同要求；此外，在NMOS保留的SiN，可在去除其上的NiPt时，避免对S/D带来额外的损害。
【附图说明】
[0027]图1是本发明一种制作镍硅化物的方法的流程图；
[0028]图2?图7是本发明一较佳实施例中根据图1的方法形成镍硅化物的工艺结构示意图。
【具体实施方式】
[0029]下面结合附图，对本发明的【具体实施方式】作进一步的详细说明。
[0030]需要说明的是，在下述的【具体实施方式】中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
[0031]在以下本发明的【具体实施方式】中，请参阅图1，图1是本发明一种制作镍硅化物的方法的流程图。同时，请参阅图2?图7，图2?图7是本发明一较佳实施例中根据图1的方法形成镍硅化物的工艺结构示意图。图2?图7中形成的器件结构，可与图1中的各步骤相对应。如图1所示，本发明的一种制作镍硅化物的方法，包括以下步骤:
[0032]如框01所示，步骤SOl:提供一形成有NMOS和PMOS的半导体衬底，沉积一 SiN层作为金属硅化物阻挡层，并选择性地去除PMOS上需要形成金属硅化物区域的SiN。
[0033]请参阅图2。首先，在半导体衬底I上形成NMOS和PMOS器件，例如包括形成STI (浅沟槽隔离)、栅极2、源/漏(S/D)等结构。衬底I可采用常规硅片执行，栅极2可采用多晶硅栅极。然后，在衬底及NM0S、PM0S器件表面沉积一层SiN层3，作为金属硅化物阻挡层(SAB hard mask)。
[0034]请参阅图3。接着，可采用公知的光刻及刻蚀工艺，对SiN层3进行图形化。例如通过光刻技术，将图形转移到SiN上，再经干法刻蚀，选择性地去除覆盖在PMOS上的需要形成金属硅化物区域的SiN，即去除PMOS栅极和源/漏区域的SiN，保留NMOS上的SiN层3，并暂不作工艺窗口开口处理(图示为与NMOS区域形成明显区分，已将PMOS区域的SiN层图形全部略去表示已开出工艺窗口，请避免误解)。PMOS需要形成金属硅化物的区域将用于形成金属接触。
[0035]如框02所示，步骤S02:依次沉积一第一 NiPt层和压应力第一 TiN层，并选择性地去除NMOS上的第一 TiN层、第一 NiPt层，随后，选择性地去除NMOS上需要形成金属硅化物区域的SiN。
[0036]请参阅图4。接下来，依次沉积一层第一 NiPt层4和一层具有压应力的第一 TiN层5，将NMOS和PMOS器件覆盖。第一 NiPt层4用于后续使其中的Ni与PMOS多晶硅栅极中的Si及源/漏区域中的Si在退火状态下发生反应，生成镍的金属硅化物。第一 TiN层5用作第一 NiPt层4的保护层(cap layer)。作为一可选的实施方式，所述第一 NiPt层4中Pt的含量范围可为O?15%，例如可以是0%、5%、10%或15%等。也就是说，NiPt可以纯镍形态存在。作为一可选的实施方式，所述第一 NiPt层4的厚度范围可为30