半导体装置的制造方法
【技术领域】
[0001]所公开的发明的一个方式涉及一种半导体装置。
[0002]本说明书等中的半导体装置一般是指通过利用半导体特性而能够工作的装置。例如，除了晶体管等半导体元件、功率器件、具有功率器件的集成电路、电源电路或电力转换电路之外，电光装置、半导体电路及电子设备可以包括在半导体装置的范畴内或包括半导体装置。
【背景技术】
[0003]将形成在具有绝缘表面的衬底上的半导体薄膜用作活性层的晶体管被广泛地应用于如集成电路(IC)或图像显示装置(也简称为显示装置)等的电子设备。
[0004]一般而言，在形成高集成电路时，晶体管的微型化是必不可少的。现有的薄膜晶体管的结构的主流是在平面上层叠有半导体膜、绝缘膜及电极的所谓的平面型结构。但是作为用于高集成化的半导体装置的晶体管，公开了将多晶硅膜用于活性层的鳍(fin)型晶体管。
[0005][专利文献I]日本专利申请公开2009- 206306号公报
【发明内容】
[0006]为了实现半导体装置的高速响应、高速驱动，需要提高被微型化的晶体管的导通特性(例如，通态电流(on — statecurrent)和场效应迀移率)。但是，沟道宽度随着晶体管的微型化而缩小，由此通态电流有可能会下降。另外，已知:晶体管的微型化导致晶体管的电特性的恶化或偏差诸如阈值电压的负向漂移或S值(亚阈值)的劣化等。
[0007]因此，本发明的一个方式的目的之一是提供一种具有能够抑制电特性下降的结构的半导体装置，该电特性的下降会随着晶体管的微型化而变得更明显。本发明的一个方式的另一个目的是提供一种耗电量低的半导体装置。本发明的一个方式的另一个目的是提供一种可靠性高的半导体装置。
[0008]注意，这些课题的记载不妨碍其他课题的存在。本发明的一个方式并不需要解决所有上述课题。另外，上述以外的课题自可从说明书等的记载显而易见，且可以从说明书等的记载中抽出上述以外的课题。
[0009]本发明的一个方式的半导体装置具有至少包括设置在沟道宽度方向上且彼此平行的第一沟道形成区及第二沟道形成区的氧化物半导体层。另外，以隔着栅极绝缘层覆盖各沟道形成区的侧面及顶面的方式设置有栅电极层。通过采用这种结构，电场从侧面方向及顶面方向施加到各沟道形成区。由此，可以良好地控制晶体管的阈值电压并改善S值。另夕卜，通过具有多个沟道形成区，可以增加晶体管的有效沟道宽度，由此可以抑制通态电流的下降。
[0010]另外，本发明的一个方式的半导体装置在氧化物半导体层与重叠于该氧化物半导体层的绝缘层之间具有氧化物层。该氧化物层包含氧化物半导体层所含的金属元素中的至少一个。当氧化物半导体层与绝缘层接触时，在氧化物半导体层与绝缘层之间可能形成陷阱能级。但是通过采用在氧化物半导体层与绝缘层之间具有氧化物层的上述结构，可以抑制该陷阱能级的形成，由此可以抑制晶体管的电特性的劣化。
[0011]更具体而言，例如可以采用如下结构。
[0012]本发明的一个方式是一种半导体装置，包括:至少包括第一及第二沟道形成区的氧化物半导体层；与氧化物半导体层的底面接触的第一氧化物层；与氧化物半导体层的顶面接触的第二氧化物层；与氧化物半导体层电连接的源电极层及漏电极层；设置在氧化物半导体层上且覆盖第一沟道形成区的侧面及顶面以及第二沟道形成区的侧面及顶面的栅电极层；以及设置在氧化物半导体层与栅电极层之间的栅极绝缘层。
[0013]本发明的另一个方式是一种半导体装置，包括:至少包括第一及第二沟道形成区的氧化物半导体层；与氧化物半导体层的底面接触的第一氧化物层；与氧化物半导体层的顶面接触的第二氧化物层；与氧化物半导体层电连接的源电极层及漏电极层；设置在氧化物半导体层上且覆盖第一沟道形成区的侧面及顶面以及第二沟道形成区的侧面及顶面的第一栅电极层；设置在氧化物半导体层的下方且与第一沟道形成区及第二沟道形成区重叠的第二栅电极层；设置在第二氧化物层与第一栅电极层之间的第一栅极绝缘层；以及设置在第一氧化物层与第二栅电极层之间的第二栅极绝缘层。
[0014]在上述半导体装置中，第一氧化物层及第二氧化物层都包含氧化物半导体层所含的金属元素中的至少一个。
[0015]在上述半导体装置中，第二氧化物层可以以覆盖第一沟道形成区的侧面和顶面以及第二沟道形成区的侧面及顶面的方式设置在氧化物半导体层上，并且也可以在第一沟道形成区与第二沟道形成区之间的区域中接触于第一氧化物层。
[0016]在上述半导体装置中，第一氧化物层的端部、氧化物半导体层的端部及第二氧化物层的端部的截面形状也可以一致。
[0017]在上述半导体装置中，源电极层及漏电极层也可以以与第一氧化物层的侧面以及氧化物半导体层的侧面和顶面接触的方式设置。
[0018]根据本发明的一个方式，可以提供一种具有能够抑制电特性的下降的结构的半导体装置，该电特性的下降会随着晶体管的微型化而变得更明显。根据本发明的一个方式，可以提供一种耗电量低的半导体装置。根据本发明的一个方式，可以提供一种可靠性高的半导体装置。
【附图说明】
[0019]图1A至图1C是说明半导体装置的一个方式的平面图及截面图；
图2是半导体装置中的叠层结构的带图；
图3A1、图3A2、图3B1、图3B2、图3C1及图3C2是说明半导体装置的制造方法的一个例子的平面图及截面图；
图4A1、图4A2、图4B1、图4B2、图4C1及图4C2是说明半导体装置的制造方法的一个例子的平面图及截面图；
图5A至图5C是说明半导体装置的一个方式的平面图及截面图；
图6A至图6C是说明半导体装置的一个方式的平面图及截面图； 图7A至图7C是说明半导体装置的一个方式的平面图及截面图；
图8A和图8B示出氧化物半导体的纳米束电子衍射图案；
图9A和图9B是本发明的一个方式的半导体装置的电路图；
图1OA至图1OC是本发明的一个方式的半导体装置的电路图及示意图；
图11是本发明的一个方式的半导体装置的方框图；
图12是本发明的一个方式的半导体装置的方框图；
图13是本发明的一个方式的半导体装置的方框图；
图14A和图14B示出能够应用本发明的一个方式的半导体装置的电子设备。
【具体实施方式】
[0020]下面，参照附图详细地说明所公开的发明的实施方式。但是，所属技术领域的普通技术人员可以很容易地理解一个事实，就是本说明书所公开的发明的方式及详细内容可以被变换为各种各样的形式而不局限于以下说明。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
[0021]注意，在以下所示的本发明的一个方式的结构中，在不同的附图中共同使用同一符号表示同一部分或具有同样功能的部分并省略其重复说明。另外，当表示具有相同功能的部分时有时使用相同的阴影图案，而不特别附加附图标记。
[0022]注意，在本说明书等中使用的“第一”、“第二”等序数词是为了避免构成要素的混淆而附记的，而不是为了在数目方面上进行限定的。
[0023]注意，例如在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下，晶体管的“源极”及“漏极”的功能有时互相调换。因此，在本说明书中，“源极”和“漏极”可以互相调换。
[0024]实施方式I
在本实施方式中，参照图1A至图7C对本发明的一个方式的半导体装置及半导体装置的制造方法的一个方式进行说明。在本实施方式中，作为半导体装置的一个例子，示出具有氧化物半导体层的鳍型晶体管。
[0025]<半导体装置的结构例子>
在图1A至图1C中，作为半导体装置的例子示出晶体管200的结构。图1A是晶体管200的平面图，图1B是图1A的沿着线Vl - Wl的截面图，图1C是图1A的沿着线Xl — Yl的截面图。注意，在图1A中，为了简化起见，省略晶体管200的构成要素的一部分(例如，第二氧化物层108)。这在后面的平面图中也是同样的。
[0026]图1A至图1C所示的晶体管200在设置在具有绝缘表面的衬底100上的基底绝缘层102上包括:包括第一氧化物层104、接触于第一氧化物层104上的岛状氧化物半导体层106及接触于氧化物半导体层106上的第二氧化物层108的氧化物叠层110 ;与氧化物半导体层106电连接的源电极层112a及漏电极层112b ;第二氧化物层108上的栅极绝缘层114 ;以及隔着栅极绝缘层114与氧化物半导体层106重叠的栅电极层116。
[0027]如图1A的平面图所示，晶体管200所包括的氧化物半导体层106在源电极层112a与漏电极层112b之间且重叠于栅电极层116的区域中具有开口部。优选该开口部的平面形状大致为矩形状，且其长边方向平行于沟道长度方向。因为在没有设置氧化物半导体层106的开口部中不会形成沟道，所以氧化物半导体层106具有设置在沟道宽度方向上且彼此平行的多个沟道形成区。换言之，通过在氧化物半导体层106中形成开口部，沟道形成区在沟道宽度方向上分割为多个区域。具体而言，其中形成沟道的氧化物半导体层106包括:沟道长度为L且沟道宽度为W1的第一沟道形成区106a ;沟道长度为L且沟道宽度为W—2的第二沟道形成区106b ;以及沟道长度为L且沟道宽度为W 3的第三沟道形成区106c。
[0028]通过具有开口部，氧化物半导体层106包括以隔着规定的间隔彼此平行的多个条状区域以及一对矩形状区域。另外，一对矩形状区域中的一个以与多个条状区域的每一个的一端接触的方式设置，一对矩形状区域中的另一个以与多个条状区域的每一个的另一端接触的方式设置。氧化物半导体层106所包括的一对矩形状区域中的至少一部分与源电极层112a及漏电极层112b重叠。另外，氧化物半导体层106所包括的多个条状区域的每一个的至少一部分与栅电极层116重叠。
[0029]另外，在晶体管200中，氧化物叠层110所包括的第一氧化物层104和第二氧化物层108在氧化物半导体层106的开口部及岛状氧化物半导体层106的外周部彼此接触。
[0030]如图1B的沟道宽度方向上的截面图所示，在晶体管200所包括的氧化物半导体层106中，在沟道形成区之一与相邻的沟道形成区之一之间隔着栅极绝缘层114设置有栅电极层116。换言之，在沟道宽度方向上，以覆盖第一沟道形成区106a至第三沟道形成区106c的每一个的侧面及顶面的方式设置有栅电极层116。
[0031]由于栅电极层116覆盖沟道形成区的侧面及顶面，也可以从侧面方向对沟道形成区施加栅电极层116的电场。通过采用这种结构，对各沟道形成区整体施加电场。由此可以良好地控制晶体管200的阈值电压以及其S值。
[0032]在此，如果各沟道形成区的沟道宽度(W—1至胃—3)过大，则不容易从沟道形成区的侧面方向施加栅电极层116的电场，这导致阈值电压的控制性下降。为了从第一沟道形成区106a至第三沟道形成区106c的侧面方向有效地施加栅电极层116的电场，例如，在栅极绝缘层114的厚度为20nm的情况下，优选将各沟道形成区的沟道宽度(W—丨至胃―3)设定为40nm以上且10nm以下。注意，沟道形成区的优选的沟道宽度(W—1至W—3)根据栅极绝缘层114的厚度而变化，例如，在栅极绝缘层114的厚度为上述值的1/2倍(1nm)的情况下，优选将沟道宽度(W—1至W—3)设定为上述范围的2倍的范围(80nm以上且200nm以下)。
[0033]另一方面，如果缩小沟道宽度，则有晶体管的通态电流下降的忧虑。然而，本实施方式的晶体管200包括具有能够从沟道形成区的侧面方向有效地施加电场的沟道宽度的多个沟道形成区，由此可以增加有效沟道宽度。可以说晶体管200是多个鳍型晶体管并联连接的多鳍型(multi — fin 一 type)晶体管。
[0034]虽然在本实施方式中晶体管200包括第一沟道形成区106a至第三沟道形成区106c的三个沟道形成区，但是本发明的实施方式不局限于此。晶体管至少包括两个沟道形成区即可，例如也可以包括分割为四个以上的沟道形成区。
[0035]另外，为了提高通态电流，增加其中形成沟道的氧化物半导体层106的厚度也是有效的。例如，如果将氧化物半导体层106的厚度设定为沟道宽度(W—1至胃—3)的10倍至100倍，则可以提高晶体管200的通态电流，所以是优选的。注意，晶体管200所包括的氧化物半导体层106的厚度不局限于上述范围。
[0036]另外，在本实施方式的晶体管200中，如图1A的平面图所示，源电极层112a及漏电极层112b的沟道宽度方向上的宽度小于岛状氧化物半导体层106的沟道宽度方向上的宽度，并且源电极层112a及漏电极层112b覆盖该氧化物半导体层106的沟道长度方向上的端部。这种结构可以减少将电场从栅电极层116施加到氧化物半导体层106的侧面时的障碍物，由此可以促进鳍型晶体管的阈值电压的控制性及S值。
[0037]另外，作为源电极层112a及漏电极层112b，优选使用容易与氧键合的导电材料。例如，可以使用Al、Cr、Cu、Ta、T1、Mo、W。由于可以将后面的工艺温度设定为较高，所以特别优选使用熔点高的W。注意，容易与氧键合的导电材料包括氧容易扩散的材料。
[0038]当使这种容易与氧键合的导电材料接触于氧化物半导体层106时，氧化物半导体层106中的氧被引入到该导电材料中。在晶体管的制造工序中有几个加热工序，由此，在氧化物半导体层106中的与源电极层112a及漏电极层112b接触的界面附近产生氧缺损，从而形成η型化的区域(附图中的阴影部分)。该η型化的区域可以用作晶体管200的源极和漏极。注意，η型化的区域也可能形成在第一氧化物层104及第二氧化物层108中的与源电极层112a及漏电极层112b接触的区域中。
[0039]当晶体管200包括用作源极和漏极的η型化的区域时，在通态下电流更容易流过，所以可以增大通态电流。尤其是，在氧化物半导体层106的厚度大的情况下，在氧化物半导体层106的沟道长度方向上的端部设置用作源极和漏极的η型化的区域是有效的。
[0040]注意，源电极层112a及漏电极层112b的构成元素有时混入到η型化的区域中。另夕卜，在接触于η型化的区域的源电极层112a及漏电极层112b的一部分中，可能形成氧浓度高的区域。此外，氧化物叠层110的构成元素有时混入到与η型化的区域接触的源电极层112a及漏电极层112b中。
[0041]另外，当形成沟道长度极短的晶体管时，有时因上述氧缺损的发生而η型化的区域延伸在晶体管的沟道长度方向上。此时，晶体管的电特性发生变化，例如阈值电压的漂移或不能由栅电压控制晶体管的开关的状态(晶体管为导通状态)。因此，当形成沟道长度极短的晶体管时，优选将不容易与氧键合的导电材料用于源电极层及漏电极层。作为该导电材料，例如优选使用氮化钽、氮化钛等。注意，不容易与氧键合的导电材料包括氧不容易扩散的材料。
[0042]如上所述，晶体管200在基底绝缘层102与栅极绝缘层114之间具有包括第一氧化物层104、氧化物半导体层106及第二氧化物层108的氧化物叠层110。第一氧化物层104及第二氧化物层108是包含构成氧化物半导体层106的金属元素中的一种以上的氧化物层。
[0043]氧化物半导体层106包括以In — M — Zn氧化物表示的层，该层至少包含铟、锌及Μ(Μ为Al、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等金属)。当氧化物半导体层106包含铟时，晶体管的载流子迀移率能够得到提高，所以是优选的。
[0044]氧化物半导体层106下的第一氧化物层104包含以In — M — Zn氧化物(Μ为Al、T1、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等金属)表示的M相对于In的原子个数比比氧化物半导体层106高的氧化物层。具体地，作为第一氧化物层104，使用M相对于In的原子个数比比氧化物半导体层106高1.5倍以上、优选为2倍以上、更优选为3倍以上的氧化物层。上述元素与氧的键合比铟与氧的键合更坚固，所以具有抑制氧缺损产生在氧化物层中的功能。就是说，与氧化物半导体层106相比，第一氧化物层104是不容易产生氧缺损的氧化物层。
[0045]此外，与第一氧化物层104同样，氧化物半导体层106上的第二氧化物层108包含以In — M — Zn氧化物(M为Al、T1、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等金属)表示的M相对于In的原子个数比比氧化物半导体层106高的氧化物层。具体地，作为第二氧化物层108，使用M相对于In的原子个数比比氧化物半导体层106高1.5倍以上、优选为2倍以上、更优选为3倍以上的氧化物层。注意，当M相对于In的原子个数比过高时，第二氧化物层108的带隙变大而第二氧化物层108能够用作绝缘层。因此，优选将第二氧化物层108的M的原子个数比调整为能够用作半导体层的程度。注意，第二氧化物层108根据M的原子个数比有时用作栅极绝缘层的一部分。
[0046]在第一氧化物层104、氧化物半导体层106以及第二氧化物层108是至少包含铟、锌及M(M为Al、T1、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等金属)的In — M — Zn氧化物的情况下，当将第一氧化物层104设定为In:M:Zn = x1:y1:z1[原子个数比]、将氧化物半导体层106设定为In:M:Zn = x2:y 2:z 2[原子个数比]以及将第二氧化物层108设定为In:M:Zn=x3:y 3:z 3[原子个数比]时，优选hUJk y 3/χ3比y 2八2大。y ι/χι