一种硅纳米线的制备方法
【技术领域】
[0001]本发明涉及半导体工艺技术领域，特别是涉及一种硅纳米线的制备方法。
【背景技术】
[0002]近半个多世纪以来，集成电路行业的迅猛发展，为信息时代提供了硬件上的保障。MOS器件是集成电路领域的重要元器件。1925年，J.Lilienfirld提出了场效应晶体管背后的原理。1948年，第一个场效应晶体管在实验室中诞生。由于更小尺寸的器件能够带来更大的开态电流、更高的速度、更小的面积等优势，因此，器件的按比例缩小贯穿了整个集成电路的发展史。
[0003]但是，当传统MOS器件的特征尺寸缩小到纳米尺度之后，各种负面效应开始凸现出来，其中，由于等效栅氧化层厚度无法与器件尺寸等比例缩小，导致栅与沟道的耦合作用下降，引起了包括短沟效应、漏极感应势垒降低效应在内的诸多问题，造成了器件性能的下降。因此，如何抑制短沟效应，提高器件的栅控能力是一个重要课题。
[0004]近年来，伴随着人们对纳米技术领域的不断探索和研究，具有一维纳米结构的材料，如硅纳米线，吸引了越来越多的人的眼球。硅纳米线具有显著的量子效应、超大的比表面积等特性，在MOS器件领域有着良好的应用前景，使基于硅纳米线的MOS器件具有良好的栅控能力和电流特性。然而，硅纳米线的制备一直以来是基于硅纳米线的MOS器件的一个难点所在。由于器件的尺寸在几十纳米甚至几纳米的尺度，任何工艺上的涨落都有可能造成器件特性的大幅变化，从而影响器件在集成电路中的应用前景。
[0005]传统硅纳米线的制备方法所制备的硅纳米线呈三角形结构，即，硅纳米线的下端存在尖角，基于这种三角形硅纳米线沟道结构的MOS管存在诸多问题，比如器件的开启电压不容易控制，尖角的存在会导致从沟道到栅极产生很大的漏电流。
[0006]因此，提供一种新型的硅纳米线的制备方法是本领域技术人员需要解决的课题。
【发明内容】
[0007]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种硅纳米线的制备方法，用于解决现有技术中制备的硅纳米线呈现三角形导致器件的开启电压不容易控制，并且三角形尖角引起沟道到栅极间产生很大的漏电流的问题。
[0008]为实现上述目的及其他相关目的，本发明提供一种硅纳米线的制备方法，所述硅纳米线的制备方法至少包括步骤:
[0009]I)提供硅衬底，刻蚀所述硅衬底形成多个沟槽，所述沟槽与沟槽之间的硅衬底定义为鳍结构；
[0010]2)在所述硅衬底表面自下而上依次沉积第一氧化硅层和氮化硅层，之后采用化学机械抛光工艺去除鳍结构顶部氮化硅层，并采用刻蚀工艺刻蚀沟槽底部的部分氮化硅层使其表面形成圆弧形；
[0011]3)在所述氮化硅层表面的沟槽中沉积第二氧化硅层，并刻蚀所述第二氧化硅层至一定厚度，使所述第二氧化硅层的表面形成圆弧形；
[0012]4)在所述第二氧化娃物层表面外延娃,直至所述娃表面与鳍结构表面齐平；
[0013]5)刻蚀所述鳍结构至与所述第一氧化硅层等高，同时刻蚀所述硅，形成圆柱形的石圭纳米线；
[0014]6)去除所述硅纳米线底部的氮化硅层，使所述硅纳米线悬空。
[0015]优选地，所述步骤I)中，刻蚀所述硅衬底形成沟槽前，采用光刻工艺在硅衬底上定义出源极区和漏极区。
[0016]优选地，所述沟槽的深度范围为1000?1200nm。
[0017]优选地，所述步骤2)中采用低压化学气相沉积的方法在硅衬底上形成第一氧化硅层和氮化硅层，形成的所述第一氧化硅层的厚度范围为61?91A ;所述氮化硅层的厚度范围为750?800A。
[0018]优选地，所述步骤2)和步骤3)中均采用干法刻蚀工艺来刻蚀氮化硅层及第二氧化硅层，采用的刻蚀气体为CF4,刻蚀气体CF4的流量范围为50?200SCCm，刻蚀反应腔的压力设置为40?60毫托，刻蚀的时间范围为20?40s。
[0019]优选地，所述步骤3)中刻蚀完所述第二氧化硅层之后，还包括对该步骤获得的结构进行湿法清洗的步骤。
[0020]优选地，所述步骤4)中外延的硅还覆盖于所述鳍结构表面，之后采用抛光工艺抛除所述鳍结构表面的硅。
[0021]优选地，所述步骤4)和步骤5)之间还包括对所述硅和鳍结构表面进行氧化的过程。
[0022]优选地，所述步骤5)中采用干法刻蚀工艺刻蚀所述鳍结构及硅，采用的刻蚀气体为Cl2，刻蚀气体Cl2的流量范围为180?220sccm，刻蚀反应腔的压力设置为35?65，刻蚀的时间范围为60?80s。
[0023]优选地，所述步骤5)中形成的硅纳米线的直径范围为14?60nm。
[0024]优选地，所述步骤6)中采用湿法刻蚀的方法去除硅纳米线底部的氮化硅层，刻蚀溶液为80%?86%浓度的磷酸溶液，刻蚀时间为1000?1400s。
[0025]优选地，所述步骤6)中形成硅纳米线之后将硅纳米线表面氧化形成栅介质层，最后在所述栅介质层表面沉积栅极形成最终的MOS器件。
[0026]优选地，所述栅极为金属栅极或多晶硅栅极。
[0027]如上所述，本发明的硅纳米线的制备方法，包括步骤:首先提供硅衬底，刻蚀所述硅衬底形成多个沟槽，所述沟槽与沟槽之间的硅衬底定义为鳍结构；然后在所述硅衬底表面自下而上依次沉积第一氧化硅层和氮化硅层，之后采用化学机械抛光工艺去除鳍结构顶部的氮化硅层，并采用刻蚀工艺刻蚀沟槽中的部分氮化硅层使其表面形成圆弧形；其次在所述氮化硅表面的沟槽中沉积第二氧化硅层，并刻蚀所述第二氧化硅层至一定厚度，使所述第二氧化硅层的表面形成圆弧形；接着在所述第二氧化硅物层表面外延硅，直至所述硅表面与鳍结构表面齐平；再刻蚀所述鳍结构，直至所述鳍结构与所述第一氧化硅层等高，同时刻蚀所述硅，形成圆柱形的硅纳米线；最后去除所述硅纳米线底部的氮化硅层，使所述硅纳米线悬空。本发明提供的硅纳米线的制备方法制备的硅纳米线可以控制为圆柱形，使器件的开启电压更易控制，且漏电流小。该制备方法与常规的MOS工艺兼容，简单、方便、周期短，在半导体器件领域有良好的应用前景。
【附图说明】
[0028]图1本发明的硅纳米线的制备方法的工艺流程图。
[0029]图2为本发明的硅纳米线的制备方法步骤I)中呈现的结构示意图。
[0030]图3?图5为本发明硅纳米线的制备方法步骤2)中呈现的结构示意图。
[0031]图6?图7为本发明硅纳米线的制备方法步骤3)中呈现的结构示意图。
[0032]图8为本发明硅纳米线的制备方法步骤4)中呈现的结构示意图。
[0033]图9?图11为本发明硅纳米线的制备方法步骤5)中呈现的结构示意图。
[0034]图12为本发明硅纳米线的制备方法步骤6)中呈现的结构示意图。
[0035]图13a为本发明硅纳米线的制备方法中在硅纳米线表面制作栅极的示意图。
[0036]图13b为本发明硅纳米线的制备方法中沿硅纳米线中心的纵截面示意图。
[0037]元件标号说明
[0038]SI ?S6 步骤
[0039]I硅衬底
[0040]2沟槽
[0041]3鳍结构
[0042]4第一氧化硅层
[0043]5氮化硅层
[0044]6第二氧化硅层
[0045]7硅
[0046]8第三氧化硅层
[0047]9光刻胶层
[0048]10硅纳米线
[0049]11栅介质层
[0050]12栅极
[0051]13源极区、漏极区
【具体实施方式】
[0052]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0053]请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0054]本发明提供一种硅纳米线的制备方法，如图1所示，所述硅纳米线的制备方法至少包括步骤:
[0055]SI,提供硅衬底，刻蚀所述硅衬底形成多个沟槽，所述沟槽与沟槽之间的硅衬底定义为鳍结构；
[0056]S2,在所述娃衬底表面自下而上依次沉积第一氧化娃层和氮化娃层,之后米用化学机械抛光工艺去除鳍结构顶部的氮化硅层，并采用刻蚀工艺刻蚀沟槽中的部分氮化硅层使其表面形成圆弧形；
[0057]S3，在所述氮化硅层表面的沟槽中沉积第二氧化硅层，并刻蚀所述第二氧化硅层至一定厚度，使所述第二氧化硅层的表面形成圆弧形；
[0058]S4,在所述第二氧化娃物层表面外延娃,直至所述娃表面与鳍结构表面齐平；
[0059]S5，刻蚀所述鳍结构至与所述第一氧化硅层等高，同时刻蚀所述硅，形成圆柱形的石圭纳米线；
[0060]S6，去除所述硅纳米线底部的氮化硅层，使所述硅纳米线悬空。
[0061]下面结合具体附图详细介绍本发明的硅纳米线的制备方法。
[0062]首先执行步骤SI，请参阅图2，提供硅衬底1，刻蚀所述硅衬底I形成多个沟槽2，所述沟槽2与沟槽2之间的硅衬底定义为鳍结构3。
[0063]所述硅衬底I优选为单晶硅衬底。步骤SI的具体过程为:先在所述硅衬底I上旋涂光刻胶(未予以图示)，之后图形化光刻胶层形成多个开口，再对开口下方的硅衬底I进行刻蚀以在所述硅