FinFET器件的制作方法
【技术领域】
[0001]本发明涉及半导体集成电路制作技术领域，具体而言，涉及一种FinFET器件的制作方法。
【背景技术】
[0002]现有的互补金属氧化物半导体(CMOS)晶体管是二维的，随着沟道尺寸的不断缩小，与短沟道效应有关的问题越来越难以克服。因此，芯片制造商正在开发具有更高功效的三维立体式的晶体管，例如鳍式场效应晶体管(FinFET)，其可以更好地适应器件尺寸按比例缩小的要求。
[0003]现有的形成FinFET器件的制造方法通常包括以下工艺步骤:鳍(Fin)的形成一阱区注入一伪栅的形成一侧壁的形成一扩展区注入一SiGe和SiC的选择性外延一金属栅极的形成一接触孔的形成以及相应的后端工序。
[0004]在上述工艺步骤中，鳍(Fin)的形成方法包括以下步骤:首先，在衬底10'上形成伪鳍层20'，在伪鳍层20'上形成光刻胶30'，进而形成如图1所示的基体结构；然后，通过刻蚀工艺刻蚀光刻胶30'及伪鳍层20'得到伪鳍21'，进而形成如图2所示的基体结构；再然后，经过沉积工艺在伪鳍20'的表面上形成预备层，预备层包括间隔层41'和顶壁层42'，进而形成如图3所示的基体结构；再然后，通过刻蚀工艺刻蚀去除顶壁层42'得到间隔层41'，进而形成如图4所示的基体结构；接下来，去除伪鳍21'形成间隔硬掩膜层，进而形成如图5所示的基体结构；最后，通过刻蚀形成鳍。
[0005]在上述制作过程中，由于考虑到方便去除，伪鳍层20'的材质一般为无定形碳(APF)。但是，无定型碳的缺点在于:通过刻蚀工艺刻伪鳍层20'得到伪鳍21'的过程中，伪鳍21'的顶部损失严重，使得伪鳍21'的顶面与侧面之间变得不再是直角过渡，形成如图2所示的结构，在图2中，在剖面图中，伪鳍2Γ的左右两个顶角处出现弧形结构。由于间隔层41'是经过沉积工艺在伪鳍20'的侧面上形成的，因此伪鳍21'的轮廓会影响到间隔层41'的轮廓，使得间隔层41'的内表面不够竖直。间隔层41'的内表面形成向内突出的尖角，如图4所示的结构。鳍是在间隔层41'形成的间隔硬掩膜层上形成的，进而间隔层41，的轮廓会影响到鳍的结构，最终影响形成的FinFET器件的性能。
【发明内容】
[0006]本发明旨在提供一种FinFET器件的制作方法，以提高FinFET器件的性能。
[0007]为了实现上述目的，根据本发明的一个方面，提供了一种FinFET器件的制作方法，包括以下步骤:提供衬底；在衬底上形成伪鳍；在伪鳍的侧面上形成间隔层，伪鳍的材质为金属化合物。
[0008]进一步地，金属化合物为金属氮化物、金属氧化物或者金属氮氧化物。
[0009]进一步地，金属化合物中的金属元素为钛、锆或者铪。
[0010]进一步地，金属化合物为氮化钛。
[0011]进一步地，在衬底上形成伪鳍的步骤中，进一步包括以下步骤:在衬底上形成伪鳍层，伪鳍层的材质为氮化钛；在伪鳍层上形成光刻胶；刻蚀光刻胶和相邻光刻胶之间的伪鳍层得到伪鳍。
[0012]进一步地，在伪鳍层上形成光刻胶的步骤中，进一步包括以下步骤:在伪鳍层上形成抗反射涂层；在抗反射涂层上形成光刻胶。
[0013]进一步地，在伪鳍的侧面上形成间隔层的步骤中，进一步包括以下步骤:在伪鳍的表面上形成预备层，预备层包括间隔层和顶壁层；刻蚀顶壁层得到间隔层。
[0014]进一步地，在衬底上形成伪鳍的步骤中，进一步包括以下步骤:在衬底上形成硬掩层，在硬掩层上形成伪鳍。
[0015]进一步地，硬掩层包括叠置的第一硬掩层和第二硬掩层，第一硬掩层位于衬底和第二硬掩层之间。
[0016]进一步地，第一硬掩层的材质为SiN，第二硬掩层的材质为Si02。
[0017]进一步地，在衬底上形成硬掩层的步骤中，进一步包括以下步骤:在衬底上形成粘附层；在粘附层上形成硬掩层。
[0018]进一步地，在伪鳍的侧面上形成间隔层的步骤之后，还包括以下步骤:去除伪鳍，形成间隔硬掩膜层；通过刻蚀形成鳍。
[0019]进一步地，通过湿法刻蚀工艺去除伪鳍。
[0020]应用本发明的技术方案，伪鳍的材质由金属化合物代替了现有技术中的无定型碳，金属化合物的比较致密，在刻蚀形成伪鳍的过程中，几乎不会产生损失，进而使伪鳍的顶面与侧面之间形成直角过渡，进而使得后续的间隔层的内表面呈竖直状，不会形成【背景技术】中提及的向内突出的尖角，这样使得最终得到的鳍质量较好，进而最终提高了 FinFET器件的性能。
【附图说明】
[0021]构成本申请的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中:
[0022]图1示出了现有FinFET器件的制作方法中，在衬底上依次形成伪鳍层和光刻胶后基体的剖面结构示意图；
[0023]图2示出了去除在图1中的光刻胶和部分伪鳍层后形成的基体的剖面结构示意图；
[0024]图3示出了在图2中伪鳍的侧面上形成预备层后基体的剖面结构示意图；
[0025]图4示出了去除图3中预备层的顶壁层后形成的带有间隔层的基体的剖面结构示意图；
[0026]图5示出了去除图4中的伪鳍后基体的剖面结构示意图；
[0027]图6示出了本申请实施例所提供的FinFET器件的制作方法的流程示意图；
[0028]图7示出了本申请实施例所提供的FinFET器件的制作方法中，在衬底上依次形成伪鳍层和光刻胶后基体的剖面结构示意图；
[0029]图8示出了去除图7中的光刻胶和部分伪鳍层后形成的基体的剖面结构示意图；
[0030]图9示出了在图8中伪鳍的表面上形成预备层后基体的剖面结构示意图；
[0031]图10示出了去除图9中预备层的顶壁层形成的带有间隔层的基体的剖面结构示意图；以及
[0032]图11示出了去除图10中的伪鳍后形成的带有间隔硬掩膜层的基体的剖面结构示意图。
[0033]其中，上述附图包括以下附图标记:
[0034]10'、衬底；20'、伪鳍层；2Γ、伪鳍；30'、光刻胶；4Γ、间隔层；42'、顶壁层；、10、衬底；20、伪鳍层；21、伪鳍；30、光刻胶；41、间隔层；42、顶壁层；50、抗反射涂层；60、硬掩层；61、第一硬掩层；62、第二硬掩层；70、粘附层。
【具体实施方式】
[0035]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
[0036]需要注意的是，这里所使用的术语仅是为了描述【具体实施方式】，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0037]为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
[0038]正如【背景技术】中所介绍的，鳍的制作过程中，通过刻蚀工艺刻蚀光刻胶及伪鳍层得到伪鳍的过程中，伪鳍的顶部角损失严重，从而会导致后续形成的鳍受到损坏，进而降低FinFET器件的性能。本申请的申请人针对上述问题进行研究，发现出现上述问题的原因是无定型碳的致密性不强，在形成伪鳍的过程中，会导致伪鳍的