紧凑型静电放电(esd)保护结构的制作方法
【专利说明】紧凑型静电放电(ESD)保护结构
[0001]相关专利串请案
[0002]本申请案主张由周培明-丹尼尔(Pe1-Ming Daniel Chow)、郭永林(Yon-LinKok)、朱京(Jing Zhu)及史蒂文谢尔(Steven Schell)于2013年5月3日申请的标题为“紧凑型ESD保护结构(Compact ESD Protect1n Structure) ”的共同拥有的第61/819，252号美国临时专利申请案的优先权，且所述美国临时专利申请案特此出于所有目的以引用的方式并入本文中。
技术领域
[0003]本发明涉及半导体保护结构，特定来说，涉及静电放电(ESD)保护结构。
【背景技术】
[0004]肖特基(Schottky)栅极耗尽型场效应装置由于其精细金属栅极结构(0.5 μπι或更小金属栅极长度)而对ESD损坏敏感。不同于CMOS硅或双极晶体管过程，在高电子迀移率晶体管(HEMT)过程中不存在可用于形成紧凑型ESD保护二极管的强健P-N结二极管。HEMT (也被称为异质结构FET (HFET)或调制掺杂FET (MODFET))为替代经掺杂区(如通常为MOSFET的情形)在具有不同带隙的两种材料之间并入有结(S卩，异质结)作为通道的场效应晶体管。存在数个版本的HEMT，例如，假晶HEMT (pHEMT)、变质HEMT (mHEMT)、感应HEMT等。形成有PHEMT装置的栅极的数个大肖特基二极管必须串联级联以充分保护有源HEMT电路。此多个肖特基二极管消耗昂贵GaAs集成电路裸片中的大区域。
[0005]肖特基二极管(也被称为热载流子二极管)为具有低正向电压降及非常快速的切换动作的半导体二极管。当电流流经二极管时，跨越二极管端子存在小电压降。正常二极管将具有在0.6伏特到1.7伏特之间的电压降，而肖特基二极管电压降通常在0.15伏特与0.45伏特之间。此较低电压降提供较好的系统效率及较高的切换速度。在肖特基二极管中，半导体-金属结形成于半导体与金属之间，因此形成肖特基势皇。N型半导体充当阴极且金属侧充当肖特基二极管的阳极。此肖特基势皇既导致低正向电压降又导致非常快速的切换。可通过级联数个大的肖特基二极管来提供ESD保护。由于肖特基二极管的低接通电压，因此需要数个经堆叠二极管来处理操作电压，且需要大区域来处理电流。因此，使用肖特基二极管配置需要大的裸片区域。
【发明内容】
[0006]因此，需要一种与不需要使用肖特基二极管的HEMT及其它半导体装置兼容的高效且紧凑型ESD保护结构。
[0007]根据一实施例，一种静电放电(ESD)保护装置可包括:场效应晶体管(FET)，其具有漏极、至少两个栅极及源极，其中所述场效应晶体管的所述漏极可耦合到将被保护以免受ESD事件的电路的节点；至少一个二极管，其耦合在所述FET的所述源极与电力供应器共同点之间；第一电阻器，其耦合在所述FET的所述至少两个栅极之间；及第二电阻器，其耦合到所述至少两个栅极及所述电力供应器共同点中的一者。
[0008]根据又一实施例，所述至少两个栅极中的一者可为触发栅极且所述至少两个栅极中的另一者可为放电栅极。根据又一实施例，所述FET可为耗尽型FET。根据又一实施例，所述至少一个二极管可为串联连接在所述FET的所述源极与电力供应器共同点之间的两个二极管。根据又一实施例，所述电力供应器共同点可耦合到电接地。根据又一实施例，所述耗尽型FET可为高电子迀移率晶体管(HEMT)。根据又一实施例，所述HEMT可为假晶HEMT (pHEMT)。根据又一实施例，所述HEMT可为变质HEMT (mHEMT)。根据又一实施例，所述HHMT可为感应HHMT。
[0009]根据又一实施例，所述FET、所述至少一个二极管以及所述第一电阻器及所述第二电阻器可制作于集成电路裸片上且耦合到所述电路节点，所述电路节点可耦合到所述集成电路裸片的外部连接。根据又一实施例，所述集成电路裸片的所述外部连接的功能可选自由以下各项组成的群组:模拟输入、数字输入、模拟输出、数字输出、模拟输入/输出、数字输入/输出、电力连接、偏置输入及外部补偿电容器。
[0010]根据另一实施例，一种静电放电(ESD)保护装置可包括:第一场效应晶体管(FET)，其具有漏极、至少两个栅极及源极，其中所述第一场效应晶体管的所述漏极可耦合到将被保护以免受ESD事件的电路的节点；至少一个第一二极管，其具有耦合到所述第一FET的所述源极的阳极；第一电阻器，其耦合在所述第一 FET的所述至少两个栅极之间；及第二电阻器，其耦合到所述至少两个栅极及所述至少一个第一二极管的阴极中的一者；第二场效应晶体管(FET)，其具有漏极、至少两个栅极及源极，其中所述第二场效应晶体管的所述漏极可耦合到电力供应器共同点；至少一个第二二极管，其具有耦合到所述至少一个第一二极管的所述阴极的阴极；第三电阻器，其耦合在所述第二 FET的所述至少两个栅极之间；及第四电阻器，其耦合到第二 FET的所述至少两个栅极及所述至少一个第二二极管的阴极中的一者。
[0011]根据又一实施例，所述第一 FET及所述第二 FET的所述至少两个栅极中的一者可为触发栅极且所述第一 FET及所述第二 FET的所述至少两个栅极中的另一者可为放电栅极。根据又一实施例，所述第一 FET及所述第二 FET可为耗尽型FET。根据又一实施例，所述至少一个第一二极管及所述至少一个第二二极管可为各自串联连接在所述第一 FET的所述源极与所述第二 FET的所述源极之间的两个二极管。根据又一实施例，所述电力供应器共同点可耦合到电接地。根据又一实施例，所述第一耗尽型FET及所述第二耗尽型FET可为高电子迀移率晶体管(HEMT)。根据又一实施例，所述HEMT可选自由以下各项组成的群组:假晶 HEMT (pHEMT)、变质 HEMT (mHEMT)及感应 HEMT。
[0012]根据又一实施例，所述第一 FET及所述第二 FET、所述至少一个第一二极管及所述至少一个第二二极管以及所述第一电阻器、所述第二电阻器、所述第三电阻器及所述第四电阻器可制作于集成电路裸片上且耦合到所述电路节点，所述电路节点可耦合到所述集成电路裸片的外部连接。根据又一实施例，所述集成电路裸片的所述外部连接的功能可包括射频信号输入。根据又一实施例，所述集成电路裸片的所述外部连接的功能可包括射频信号输出。
【附图说明】
[0013]通过参考结合附图进行的以下说明可获取对本发明的更完整理解，附图中:
[0014]图1图解说明根据本发明的教示的HEMT装置的示意性等角横截面图；
[0015]图2图解说明用于直流(DC)及控制端口的现有技术单极性耗尽型FET ESD保护装置的示意图；
[0016]图3图解说明根据本发明的特定实例性实施例的用于直流(DC)及控制端口的单极性多栅极肖特基耗尽型FET ESD保护装置的示意图；
[0017]图4图解说明图2中所展示的ESD保护装置的现有技术结构的示意性平面图；
[0018]图5图解说明根据本发明的特定实例性实施例的图3中所展示的ESD保护装置的结构的示意性平面图；
[0019]图6图解说明根据本发明的特定实例性实施例的图3中所展示的ESD保护装置的结构的更详细示意性平面图；
[0020]图7图解说明根据本发明的另一特定实例性实施例的用于射频(RF)端口的双极性多栅极肖特基耗尽型FET ESD保护装置的示意图；及
[0021]图8及8A图解说明根据本发明的特定实例性实施例的图7中所展示的ESD保护装置的结构的示意性平面图。
[0022]虽然本发明易于作出各种修改及替代形式，但已在图式中展示并在本文中详细描述本发明的特定实例性实施例。然而，应理解，本文对特定实例性实施例的说明并不打算将本发明限制于本文中所揭示的特定形式，而是相反，本发明打算涵盖如由所附权利要求书所定义的所有修改及等效形式。
【具体实施方式】
[0023]根据各个实施例，假晶高电子迀移率晶体管(pHEMT)(也被称为异质结构FET或调制掺杂FET)在本文中作为实例用来描述根据本文中所揭示的各个实施例的紧凑型ESD保护装置的概念。迄今为止，数个大肖特基二极管必须形成有PHEMT装置的栅极且经串联级联以增加电压并充分保护有源电路。此多个二极管装置消耗昂贵GaAs集成电路裸片中的大区域。根据本发明的各个实施例，提出使用多栅极HEMT来形成紧凑型ESD保护装置。HEMT装置的多栅极可用于形成ESD触发及电荷泄放路径以用于保护在所述ESD保护装置及结构之后的电路。可将ESD保护装置结构布设在比多个二极管ESD装置结构小得多的区域中。预期且在本发明的范围内，各种类型的HEMT装置(例如，pHEMT、mHEMT、感应HEMT等)可与本文中所揭示的ESD保护装置一起使用。
[0024]现在参考图式，其示意性地图解说明实例性实施例的细节。图式中，将由相似编号表示相似元件，且将由带有不同小写字母后缀的相似编号表示类似元件。
[0025]参考图1，根据本发明的教示描绘HEMT装置的示意性等角横截面图。出于说明性目的展示PHEMT，但预期且在本发明的范围内，可根据本发明的教示类似地使用其它HEMT装置。HEMT装置可包括衬底112、二维电子气体层110、间隔物108、势皇106、覆盖层104，以及金属漏极、源极及栅极电极102。源极、栅极及漏极金属102可包括(但不限于)金。势皇106可包括(但不限于)砷化铝镓(AlGaAs)。间隔物108可包括(但不限于)砷化镓(GaAs)。二维电子气体层110可包括(但不限于)砷化铟镓(InGaAs)。衬底可包括(但不限于)高电阻率GaAs。第一电阻器210可具有从约500欧姆到约2000欧姆的电阻值。第二电阻器212可具有约2000欧姆的电阻值。
[0026]参考图2及4，描绘用于直流(DC)及控制端口的现有技术单极性耗尽型FET ESD保护装置的示意图，以及图2中所展示的ESD保护装置的现有技术结构的示意性平面图。单极性单栅极ESD保护装置202已用于保护集成电路封装(未展示)的电路2