供的Dimens1n 3100。样本分析区为例如10μπιΧ15μπι。调制电压为例如不小于IV且不大于5V。频率为例如100Hz。DC偏压为例如0伏。
[0069]导通电阻IU是在以下状态(导通状态)下的电阻:在该状态(导通状态)中，通过向栅电极27施加不小于阈值电压的栅极电压(Vgs)，在沟道区CH中形成反型层。例如，导通电阻R—不小于1m ^ cm2且不大于15m Ω cm2，优选不小于10m Ω cm2且不大于15m Ω cm2。当导通电阻IU为lmQcm2时，M0SFET 1具有例如1.2到1.7kV的击穿电压。而且，当导通电阻IU为10m Ω cm 2时，M0SFET 1具有例如1.7kV的击穿电压。当导通电阻R 为15m Ω cm 2时，M0SFET 1具有例如3.3kV的击穿电压。而且，在施加在源电极16和漏电极20之间的漏极电压(VDS)为2V且栅极绝缘膜15中的氧化物膜电场为3MV/cm的条件下，可以测量导通电阻R-。
[0070]图18是示出M0SFET 1的接触宽度η和导通电阻R-之间关系的图。在该图中，横轴表示导通电阻RmA，纵轴表示接触宽度η。而且，在该图中，㈧表示直线η=-0.02RonA+0.7，(B)表示直线 η = -0.02RonA+0.6。因此，在 MOSFET 1 中，在图 18 的图中，可以在被直线1?-= 1、直线RotA= 15、直线η = 0.1和直线㈧围绕的区域中取R-和!！的值。优选地，可以在被直线RotA= 1、直线RotA= 15、直线η = 0.15和直线⑶围绕的区域中取R-和η的值。
[0071]参考图1，漏电极20形成在碳化硅衬底11的第二主表面10b上。漏电极20例如由与源电极16的材料相同的材料制成，并电连接到碳化硅衬底11。
[0072]形成层间绝缘膜21，使得层间绝缘膜21和栅极绝缘膜15围绕栅电极27。因此，栅电极27与源电极16和源极焊盘电极19电绝缘。层间绝缘膜21是例如由诸如3102的绝缘体制成。
[0073]源极焊盘电极19形成为覆盖源电极16和层间绝缘膜21。源极焊盘电极19例如由诸如A1的导体制成，并经由源电极16电连接到源极区14。背面焊盘电极23形成为覆盖漏电极20。背面焊盘电极23例如由诸如A1的导体制成，并经由漏电极20电连接到碳化硅衬底11。
[0074]下面描述MOSFET 1的操作。参考图1，当在源电极16和漏电极20之间施加电压，同时施加到栅电极27的栅极电压低于阈值电压(截止状态)时，体区13和漂移区12之间形成的PN结被反向偏置。因此，MOSFET 1处于非导通状态。另一方面，当施加到栅电极27的栅极电压不小于阈值电压(导通状态)时，在体区13的沟道区CH中会形成反型层。结果，源极区14和漂移区12彼此电连接，由此电流会在源电极16和漏电极20之间流动。这样，在MOSFET 1的操作中，通过向栅电极27施加电压来控制是否在体区13的沟道区CH中形成反型层，控制载流子在源电极16和漏电极20之间的迀移。应该注意的是，在MOSFET 1的正常操作期间，源电极16和源极区14之间的接触电阻的影响小；然而，在电流值变得更大时，接触电阻的影响将变得更大。
[0075]下面描述用于制造MOSFET 1的方法。参考图3，首先执行作为步骤(S10)的碳化硅衬底制备步骤。在该步骤(S10)中，参考图4，通过切割例如由4H型单晶碳化硅制成的锭(未示出)，来制备碳化硅衬底11。
[0076]接下来，作为步骤(S20)，执行外延生长层形成步骤。在该步骤(S20)中，参考图4，例如，可以使用CVD(化学气相沉积)方法在碳化硅衬底11上形成由碳化硅制成的外延生长层5。在这种CVD方法中，例如，使用硅烷气体(SiH4)和丙烷气体(C3Hs)作为源材料气体，使用氢气(?)作为载气，并采用氮气(N2)作为掺杂气体。
[0077]接下来，作为步骤(S30)，执行离子注入步骤。在该步骤(S30)中，参考图5，例如，首先将A1离子从第一主表面10a侧注入到外延生长层5中，从而在外延生长层5中形成体区13。接下来，例如，将P离子注入到体区13中，从而在体区13中形成源极区14。接下来，例如，将A1离子注入到体区13中，从而在体区13中形成与源极区14相邻的接触区18。在这里，确定接触区18的面积与体区13的面积的比率。而且，在外延生长层5中，其中没有形成体区13、源极区14和接触区18的区域充当漂移区12。
[0078]接下来，作为步骤(S40)，执行活化退火步骤。在该步骤(S40)中，参考图5，加热其上形成有外延生长层5的碳化硅衬底11，从而活化注入在外延生长层5中的杂质。这样，在外延生长层5的杂质区域中会产生期望的载流子。
[0079]接下来，作为步骤(S50)，执行栅极绝缘膜形成步骤。在该步骤(S50)中，参考图6，例如，在包含氧气(02)的气氛中加热碳化娃衬底11，从而在第一主表面(10a)上形成由Si02制成的栅极绝缘膜15。
[0080]接下来，作为步骤(S60)，执行栅电极形成步骤。在该步骤(S60)中，参考图7，例如，使用LP(低压)CVD方法在栅极绝缘膜15上且与栅极绝缘膜15相接触地形成由多晶硅等制成的栅电极27。
[0081]接下来，作为步骤(S70)，执行层间绝缘膜形成步骤。在该步骤(S70)中，参考图7，通过例如CVD方法，形成由Si02制成的层间绝缘膜21，以使层间绝缘膜21和栅极绝缘膜15围绕栅电极27。
[0082]接下来，作为步骤(S80)，执行欧姆电极形成步骤。在该步骤(S80)中，参考图7，通过蚀刻从将要形成源电极16的区域首先去除栅极绝缘膜15和层间绝缘膜21。这会导致形成暴露源极区14和接触区18的区域。此时，确定源电极16和源极区14的接触宽度。然后，在该区域中，形成例如由Ni制成的金属膜。另一方面，在碳化硅衬底11的第二主表面10b上，以类似的方式形成由Ni制成的金属膜。然后，加热碳化硅衬底11，由此硅化金属膜的至少一部分。因此，如图1所示，在碳化硅层10的第一主表面10a上形成源电极16，在第二主表面10b上形成漏极电极20。
[0083]接下来，作为步骤(S90)，执行焊盘电极形成步骤。在该步骤(S90)中，参考图1，例如，使用沉积方法形成由诸如A1或金(Au)的导体制成的源极焊盘电极19，以覆盖源电极16和层间绝缘膜21。而且，与源极焊盘电极19 一样，形成由Al、Au等制成的背面焊盘电极23以覆盖漏电极20。通过执行如上所述的步骤(S10)到(S90)，制造了 M0SFET 1。
[0084]下面描述M0SFET 1的功能和效果。首先描述的是，通过限定导通电阻R-与源电极16和源极区14之间的接触宽度η的关系提供的功能和效果。
[0085]首先，参考图19，将描述SiC-MOSFET的一般电流-电压(I_V)特性。图19是示出SiC-MOSFET的1-V特性的图，横轴表示漏极电压(VDS)，纵轴表示漏极电流(ID)。而且，在图19的图中，(A)表示SiC-MOSFET的实际1-V特性(导通状态)，⑶表示SiC-MOSFET的理想1-V特性(导通状态)，(C)表示截止状态中的SiC-MOSFET的1-V特性。
[0086]参考图19，在截止状态(C)，即使当增加漏极电压时，也基本上没有漏极电流流动，而在导通状态(A)和(B)，漏极电流随着漏极电压的增加而增加。同时，在用(B)表示的理想ι-v特性中，随着漏极电压的增加，漏极电流在低电压区中增加，并且漏极电流在高电压区中饱和。相反，在用㈧表示的实际ι-ν特性中，即使在高电压区，漏极电流也继续增加而不会饱和。因此，如果在负载短路时施加高电压，就会有大量的电流在器件中流动，这可能会导致元件损坏。漏极电流在SiC-MOSFET的高电压区中不由此饱和的一个可能的原因是，在碳化硅层和由Si02制成的栅极绝缘膜之间的界面处存在高密度的界面态。换句话说，认为是在界面态中捕获了载流子，因此漏极电流不会饱和。
[0087]图20是示出根据本实施例的M0SFET 1的I_V特性的图。在该图中，横轴表示漏极电压(VDS)，纵轴表示漏极电流(ID)。该1-V特性表示当M0SFET的导通电阻R-为10mQcm2且栅极电压(VJ为20V时得到的Ι-V特性。而且，该图中，(A)表示当接触宽度η为0.4 μπι时的图。而且，(Β)表示当接触宽度η不小于0.5 μπι时的图。
[0088]从两个图之间的比较可以看出，在㈧中，在低电压区获得与⑶中的漏极电流可比较的漏极电流(例如，VDS= 2V)，并且在高电压区中，与⑶中的漏极电流相比，漏极电流降低。因此，在M0SFET 1中，通过限定接触宽度η和导通电阻RotA之间的关系，能够进一步减小高电压区中的漏极电流。更具体地，当设定栅极电压为20V并设定漏极电压为不小于20V时，源极区14的电流密度被减小到不大于30000A/cm2。因此，在M0SFET 1中，能够在负载短路时抑制元件损坏。
[0089]接下来，下面描述通过相对于体区13的面积限定接触区18的面积所提供的功能和效果。图21的图表示导通时间与接触区18的面积和体区13的面积的比率之间的关系。在该图中，横轴表示接触区18的面积与体区13的面积的比率(p+/p-体面积:％ )，纵轴表示导通时间(Tr:秒)。可以使用图30示出的开关评估电路来测量导通时间。在图30中，“ID”表示漏极电流，“Ves”表示栅极电压，“VDS”表示漏极电压，和“VDD”表示电源电压。
[0090]例如，可用SEM或SCM来测量体区13和接触区18的面积。作为SEM，例如，可以使用由FEI提供的Quanta?3D FEG。样本分析区为例如20 μ mX 2