P阱，本实施例优选先用70keV的能量注入4X 10ncm 2的硼离子，再用33keV的能量注入1 X 10 ncm 2的硼离子，如图2 (c)所示；对于N阱，本实施例优选先用90keV的能量注入4X 1012cm 2的磷离子，再用50keV的能量注入lX1012cm2的磷离子，如图2(d)所示。
[0060]4)退火，使杂质激活，可在队气氛进行500°C 60s的退火。
[0061]5)去掉衬底表面的掩蔽层，可用稀释的HF。本实施例为用稀HF(HF:H20 = 1:30)漂30?55s，如图2(e)所示。
[0062]6)通过光刻定义隔离槽，刻蚀形成300?500nm深的槽，本实施例为刻蚀300nm的隔离槽，如图2(f)所示。
[0063]7)淀积400?500nm的场区氧化物，比如Si02，A1203，Y203等，淀积的方法有PVD、PLD、PECVD或ICPCVD等，本实施例为利用PECVD的方法淀积400nm的Si02，如图2 (g)所示。
[0064]8)光刻定义有源区，可通过干法刻蚀+湿法腐蚀或者湿法腐蚀的方法，本实施例为用干法刻蚀的方法刻蚀掉?350nm的Si02，再用湿法腐蚀的方法腐蚀?50nm的Si02，形成如图2(h)所示。
[0065]9)牺牲氧化的方法改善衬底表面粗糙度，方法如下:先将衬底浸泡在浓度为30%的H202中30s，用去离子水冲lmin，再将衬底浸泡在浓度为36%的HC1中lmin，用去离子水冲lmin ;如此重复3?4个周期。
[0066]10)形成GeOx (其中0〈x < 2)钝化层，形成的方法有:热氧化、氧等离子体氧化、臭氧氧化或者淀积。本实施例采用热氧化的方法，在400 °C的02气氛退火3min，形成GeOx (其中0〈x ( 2)，如图2(i)所示。
[0067]11)淀积的栅介质，材料有:Al203、Y203、Hf02、Zr02、Ge02、La203等，但不局限于上述介质材料。淀积的方法有ALD、PVD、MBE、PLD、MOCVD、PECVD或ICPCVD等，但不局限于上述淀积方法。淀积介质的厚度为1.5?5nm，本实施例为ALD的方法淀积3nm的A1203。淀积可以在N2、02等气氛中进行退火，但不局限于上述退火气氛，如图2(j)所示。
[0068]12)淀积栅电极，栅电极可以采用多晶硅栅、金属栅或者FUSI栅，本实施例采用50nm的TiNx作为栅金属，如图2(k)所示。
[0069]13)淀积保护层Si0j9厚度为10?20nm，淀积的方法有PVD、PLD、PECVD或ICPCVD等。本实施例采用ALD的方法淀积10nm的Si02，如图2(1)所示。
[0070]14)光刻定义NM0S器件区域，去除该区域的Si02&栅金属，如图2 (m)所示。
[0071]15)光刻定义NM0S器件有源区，可通过干法刻蚀+湿法腐蚀或者湿法腐蚀的方法，本实施例为用干法刻蚀的方法刻蚀掉?350nm的Si02，再用湿法腐蚀的方法腐蚀?50nm的Si02，形成如图2 (η)所示。
[0072]16)牺牲氧化的方法改善衬底表面粗糙度，方法如下:先将衬底浸泡在浓度为30%的Η202中30s，用去离子水冲lmin，再将衬底浸泡在浓度为36%的HC1中lmin，用去离子水冲lmin ;如此重复3?4个周期。
[0073]17)氮等离子体处理，可以采用NH3热退火或氮等离子体处理的方法。本实施例氮等离子体处理的方法，利用ALD自带的ICP射频源产生氮等离子体，功率为300W，处理2min，形成一层GeOxNy (其中0〈x〈3/2，0〈y〈4/3)钝化层，如图2 (ο)所示。
[0074]18)淀积的栅介质，材料有:Al203、Y203、Hf02、Zr02、Ge02、La203等，但不局限于上述介质材料。淀积的方法有ALD、PVD、MBE、PLD、MOCVD、PECVD或ICPCVD等，但不局限于上述淀积方法。淀积介质的厚度为1.5?5nm，本实施例为ALD的方法淀积3nm的A1203。淀积可以在N2、02等气氛中进行退火，但不局限于上述退火气氛，如图2(p)所示。
[0075]19)淀积栅电极，栅电极可以采用多晶硅栅、金属栅或者FUSI栅，本实施例采用50nm的TiNx作为栅金属，如图2(q)所示。
[0076]20)光刻保护NM0S器件区域的栅金属，刻蚀去除其他区域的栅金属，接着用稀释的HF去除保护层Si02，如图2 (r)所示。
[0077]21)光刻、刻蚀形成图形化栅电极，如图2 (s)所示。
[0078]22)侧墙形成。侧墙可以通过淀积Si02S SiNx并且刻蚀形成侧墙，也可以采用先3102再SiN x的双侧墙。淀积的方法有ALD、PVD、MBE、PLD、MOCVD、PECVD或ICPCVD等，但不局限于上述淀积方法。本实施例采用PECVD的方法淀积30nm的SiNx，如图2(t)所示。再刻蚀形成侧墙，如图2 (u)所示；
[0079]23) PM0SFET源漏注入，注入B的剂量为1E15?5E15cm 2，注入能量为5?40keV，本实施为注入lE15cm2的B，注入能量为15keV，如图2(v)所示；NM0SFET源漏注入，注入P的剂量为1E15?5E15cm 2，注入能量为5?40keV，本实施为注入lE15cm 2的P，注入能量为15keV，如图2(w)所示。
[0080]24)淀积隔离层Si02，如图2 (X)所示。之后进行开孔，淀积接触金属。
[0081]以上通过特定实施例详细描述了本发明。本领域的技术人员应当理解，以上所述仅为本发明的特定实施例，在不脱离本发明实质的范围内，可以使用其它材料实现本发明的制备过程，亦可以采用同样方法在实施例中锗衬底之外的其它半导体衬底上获得同样的效果，制备方法均不限于实施例中所公开的内容，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
【主权项】
1.一种锗基CMOS的制备方法，包括如下步骤: 1)错基衬底上讲的制备，即N讲和P讲: 1-1)对锗基衬底进行清洗，在锗基衬底上淀积注入掩蔽层； 1-2)注入所需的杂质并激活； 1_3)去除注入掩蔽层； 2)隔离结构形成: 2-1)场区隔离槽形成； 2-2)场区氧化物淀积； 3)PMOS器件结构形成: 3-1)PMOS器件有源区开孔，用牺牲氧化的方法改善衬底表面粗糙度； 3-2) GeOx钝化层形成，其中0〈x < 2 ; 3-3)淀积栅介质； 3-4)淀积栅电极； 4)淀积保护层S12; 5)去除NMOS器件区域上方的Si02&栅金属； 6)NMOS器件结构形成: 6-1) NMOS器件有源区开孔，用牺牲氧化的方法改善衬底表面粗糙度； 6-2)氮钝化形成； 6-3)淀积栅电极； 6-4)淀积栅金属； 6-5)光刻保护NMOS器件区域的栅金属，去除其余区域栅电极，及下方的保护层S12; 7)图形化栅电极形成: 8)源、漏及接触形成: 8-1)形成侧墙结构； 8-2)源、漏注入及激活； 8-3)隔离层淀积、开孔、淀积接触金属。2.如权利要求1所述的的制备方法，其特征在于，步骤1-1)中，锗基衬底是体Ge衬底、硅上外延锗衬底或GeOI衬底，对于所述锗基衬底掺杂情况，掺杂浓度〈I X 15cm 3;，对锗基衬底表面进行清洗，去除表面沾污和自然氧化层，再淀积注入掩蔽层，注入掩蔽层材料是S12, Al2O3或Y 203，其厚度为5?20nm，掩蔽层材料淀积方法有ALD、PVD、MBE、PLD、MOCVD,PECVD 或 ICPCVD。3.如权利要求1所述的的制备方法，其特征在于，步骤1-2)中，对于P阱的制备，通常注入硼离子；对于N阱的制备，通常注入磷离子；注入剂量与能量根据需要的阱的深度与浓度而定，硼离子的注入剂量为5 X 101°?1X10 14cm 2，注入能量为30keV?120keV ;磷离子的注入剂量为5 X 101°?I X 10 14cm 2，注入能量为50keV?180keV。4.如权利要求1所述的的制备方法，其特征在于，步骤3-2)中，GeOx钝化层的形成，采用热氧化、氧等离子体氧化、臭氧氧化或淀积的方法，形成GeOx的厚度为0.5?2nm。5.如权利要求1所述的的制备方法，其特征在于，步骤6-1)中，用牺牲氧化的方法改善衬底表面粗糙度，具体方法如下:先将衬底浸泡在浓度为30%的H2O2中30s，用去离子水冲lmin，再将衬底浸泡在浓度为36%的HCl中lmin，用去离子水冲Imin ;如此重复3?4个周期。6.如权利要求1所述的的制备方法，其特征在于，步骤6-2)中，采用NH3热退火或氮等离子体处理的方法实现氮钝化形成。7.如权利要求1所述的的制备方法，其特征在于，上述淀积的栅介质材料是Al203、Y203、Hf02、Zr02S La 203,淀积的方法有ALD、MBE、PLD或MOCVD，淀积栅介质的厚度为1.5?5nm。8.如权利要求1所述的的制备方法，其特征在于，上述栅电极采用多晶硅栅、金属栅或者 FUSI 栅，淀积的方法有 ALD、PVD、PLD、MOCVD、PECVD 或 LPCVD。9.如权利要求1所述的的制备方法，其特征在于，步骤8-1)中，通过淀积S12SSiNx并且刻蚀形成侧墙，或采用先3102再SiN x的双侧墙。10.如权利要求1所述的的制备方法，其特征在于，步骤8-2)源、漏注入的剂量，对于PMOSFETs，B的注入的剂量为5E14?5E15cm 2，注入能量为10?20keV ;对于NMOSFETs，P的注入的剂量为5E14?5E15cm 2，注入能量为20?50keV，对于源、漏杂质的激活，在队气氛进行500°C 60s的退火。
【专利摘要】本发明公开了一种锗基CMOS的制备方法，属于半导体器件领域。该方法利用不同的钝化方法处理CMOS中的NMOSFETs与PMOSFETs，即PMOSFETs中使用有利于空穴迁移率提高的GeOx(其中0<x≤2)钝化层，而NMOSFETs中使用有利于电子迁移率提高的氮钝化，同时实现两种载流子迁移率的提高。本发明的工艺完成与常规的锗工艺兼容，易于实现。
【IPC分类】H01L21/8238
【公开号】CN105336694
【申请号】CN201510657587
【发明人】黎明, 林猛, 黄如, 安霞, 张冰馨, 赵阳, 郝培霖, 张兴
【申请人】北京大学
【公开日】2016年2月17日
【申请日】2015年10月13日