利用低温剥离技术制备绝缘体上材料的方法
【技术领域】
[0001]本发明属于半导体制造领域，涉及一种利用低温剥离技术制备绝缘体上材料的方法。
【背景技术】
[0002]近年来，绝缘体上材料以其独特的绝缘埋层结构，能降低衬底的寄生电容和漏电电流，在低压、低功耗、高温、抗辐射器件等诸多领域得到了广泛的应用。制备更小尺寸、更高性能的器件一直是半导体工业发展的目标和方向，随着超大规模集成电路技术进入到22nm节点及以下，对集成电路的特征尺寸提出了更高要求，而基于超薄绝缘体上材料的器件能使器件进一步缩微化。
[0003]通常绝缘体上材料的制备包括以下技术:1.通过外延、键合、智能剥离或背部研磨等工艺流程；2.注氧隔离技术。传统的绝缘体上材料剥离方法有离子注入剥离法、等离子体吸入剥离法、机械剥离法、绝缘体上材料减薄技术等。其中离子注入剥离得到的绝缘体上材料表面很粗糙，并且在超低能量注入情况下会引起同位素效应或表面损伤，同时很难控制；等离子体吸附剥离耗时长，材料消耗大，不适宜大规模生产；机械剥离法需要引入机械，产品成品率及产量不可控；而绝缘体上材料减薄技术步骤繁琐，例如制备超薄S0I，需要不断氧化，时间较长且能耗大，并且随着顶层硅厚度的减小，氧化条件会越来越苛刻，增加了困难；注氧隔离技术虽然方法较为简单，但目前仍然难以制备高质量的超薄绝缘体上材料。
[0004]目前，将掺杂层吸附剥离与键合相结合的智能剥离方法能够实现超薄、高质量绝缘体上材料的制备，但是该方法中需要经过高温退火使得掺杂层吸附注入离子而产生剥离，而高温退火使得掺杂层中的掺杂离子扩散到待转移层中的几率增加，且对某些不耐高温的材料层会产生不良影响。
[0005]因此，提供一种利用低温剥离技术制备绝缘体上材料的方法实属必要。
【发明内容】
[0006]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种利用低温剥离技术制备绝缘体上材料的方法，用于解决现有技术中需要利用高温退火产生掺杂层吸附剥离，导致掺杂离子扩散到待转移层中的几率增加，且对某些不耐高温的材料层会产生不良影响的问题。
[0007]为实现上述目的及其他相关目的，本发明提供一种利用低温剥离技术制备绝缘体上材料的方法，至少包括以下步骤:
[0008]S1:提供一衬底,在所述衬底上外延一掺杂层；
[0009]S2:在所述掺杂层表面外延一待转移层；
[0010]S3:进行离子注入，使离子注入到所述掺杂层下表面以下预设深度；
[0011]S4:提供一表面形成有绝缘层的基板，将所述绝缘层与所述待转移层键合，形成键合片;
[0012]S5:对所述键合片进行微波退火处理，使所述掺杂层吸附离子形成微裂纹，使所述键合片从所述掺杂层下表面处剥离，得到自下而上依次包括基板、绝缘层及待转移层的绝缘体上材料。
[0013]可选地，于所述步骤S5之后，还包括步骤S6:去除所述待转移层表面多余的掺杂层。
[0014]可选地，采用化学腐蚀法和/或抛光法去除所述待转移层表面多余的掺杂层。
[0015]可选地，于所述步骤S5中，所述微波的频率范围是1.5?20GHz，微波退火时间为5 ?60mino
[0016]可选地，于所述步骤S5中，调节微波退火输出功率，使所述键合片表面温度在20 ?500。。。
[0017]可选地，于所述步骤S5中，调节微波退火输出功率，使所述键合片表面温度在100 ?250。。。
[0018]可选地，所述掺杂层为掺杂单晶薄膜或掺杂超晶格结构薄膜，厚度大于2nm。
[0019]可选地，所述掺杂单晶薄膜为S1、SiGe、Ge、GaAs或AlGaAs ;所述掺杂超晶格结构薄膜由至少一组Si/S1: xGex复合薄膜、S1: yGey/Si! zGez复合薄膜、Ge/GaAs复合薄膜或GaAs/AlGaAs复合薄膜堆叠而成，其中0<x、y、z<l,y古z ;掺杂元素包括C、B、P、Ga、In、As或Sb中的至少一种，掺杂浓度大于lE18cm3。
[0020]可选地，所述待转移层为51、66、3166、6&48或八16348，厚度大于10nm。
[0021]可选地，于所述步骤S3中，采用Η离子注入或H/He离子共注，所述预设深度大于或等于50nm,注入剂量大于或等于2E16cm 2。
[0022]可选地，于所述步骤S4中，键合前对所述待转移层表面进行氮气等离子体处理。
[0023]可选地,所述衬底包括S1、Ge或SiGe。
[0024]如上所述，本发明的利用低温剥离技术制备绝缘体上材料的方法，具有以下有益效果:本发明利用掺杂层吸附剥离及键合来制备绝缘体上材料，其中，对键合片进行微波退火处理，使所述键合片从所述掺杂层下表面处剥离，得到自下而上依次包括基板、绝缘层及待转移层的绝缘体上材料。其中，微波退火处理过程中，掺杂层与衬底界面处初始形成的微小孔洞在微波作用下产生共振，使得该界面处局域温度升高，从而掺杂层进一步吸附衬底中的注入离子使微小孔洞进一步急剧增大，进而使得掺杂层下表面形成微裂纹产生剥离，剥离速度快。同时，在微波退火过程中，除了掺杂层与衬底界面处局域温度较高以致剥离，键合片整体或表面温度较低，在20?500°C之间，使得掺杂层中的掺杂离子不易扩散到待转移层中，且低温不会对所述待转移层及其它层产生不良影响，有利于制备得到高质量的绝缘体上材料。
【附图说明】
[0025]图1显示为本发明的利用低温剥离技术制备绝缘体上材料的方法中在衬底上外延一掺杂层的不意图。
[0026]图2显示为本发明的利用低温剥离技术制备绝缘体上材料的方法中在掺杂层表面外延一待转移层的$意图。
[0027]图3显示为本发明的利用低温剥离技术制备绝缘体上材料的方法中进行离子注入，使离子注入到掺杂层下表面以下预设深度的示意图。
[0028]图4显示为本发明的利用低温剥离技术制备绝缘体上材料的方法中形成键合片的示意图。
[0029]图5显示为本发明的利用低温剥离技术制备绝缘体上材料的方法中进行微波退火使得掺杂层吸附离子形成微裂纹的示意图。
[0030]图6显示为本发明的利用低温剥离技术制备绝缘体上材料的方法中剥离得到绝缘体上材料的示意图。
[0031]元件标号说明
[0032]1 衬底
[0033]2掺杂层
[0034]3待转移层
[0035]4绝缘层
[0036]5 基板
【具体实施方式】
[0037]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0038]请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0039]本发明提供一种利用低温剥离技术制备绝缘体上材料的方法，至少包括以下步骤:
[0040]S1:提供一衬底,在所述衬底上外延一掺杂层；
[0041]S2:在所述掺杂层表面外延一待转移层；
[0042]S3:进行离子注入，使离子注入到所述掺杂层下表面以下预设深度；
[0043]S4:提供一表面形成有绝缘层的基板，将所述绝缘层与所述待转移层键合，形成键合片;
[0044]S5:对所述键合片进行微波退火处理，使所述掺杂层吸附离子形成微裂纹，使所述键合片从所述掺杂层下表面处剥离，得到自下而上依次包括基板、绝缘层及待转移层的绝缘体上材料。
[0045]首先请参阅图1，执行步骤S1:提供一衬底1，在所述衬底1上外延一掺杂层2。
[0046]具体的，所述衬底包括但不限于S1、Ge或SiGe，本实施例中，所述衬底1以Si衬底为例。
[0047]所述掺杂层2为掺杂单晶薄膜或掺杂超晶格结构薄膜，其中，所述掺杂单晶薄膜包括但不限于S1、SiGe、Ge、GaAs或AlGaAs ;所述掺杂超晶格结构薄膜由至少一组Si/Si! xGex复合薄膜、Sii yGey/Si! zGez复合薄膜、Ge/GaAs复合薄膜或GaAs/AlGaAs复合薄膜堆叠而成，其中0<x、y、z< 1, y ^ z0
[0048]需要指出的是，对于Si/Sh xGex复合薄膜，其包括Si层及形成于所述Si层上的Sii xGex层；对于Sh.Ge/Sii zGez复合薄膜，其由两层不同组分比的SiGe层叠加而成；对于Ge/GaAs复合薄膜，其GaAs层中的Ga与As的组分可调；对于GaAs/AlGaAs复合薄膜，其AlGaAs层中的Al、Ga与As的组分均可调。
[0049]在所述掺杂层的形成过程中，通过在外延生长过程中通入掺杂气体即实现掺杂，掺杂元素包括C、B、P、Ga、In、As或Sb中的至少一种，掺杂浓度大于lE18cm3。所述掺杂层2的厚度大于2nm。
[0050]本实施