一种基于混合加热制备绝缘体上材料的方法
【技术领域】
[0001]本发明属于半导体制造领域，涉及一种基于混合加热制备绝缘体上材料的方法。
【背景技术】
[0002]近年来，绝缘体上材料以其独特的绝缘埋层结构，能降低衬底的寄生电容和漏电电流，在低压、低功耗、高温、抗辐射器件等诸多领域得到了广泛的应用。制备更小尺寸、更高性能的器件一直是半导体工业发展的目标和方向，随着超大规模集成电路技术进入到22nm节点及以下，对集成电路的特征尺寸提出了更高要求，而基于超薄绝缘体上材料的器件能使器件进一步缩微化。
[0003]通常绝缘体上材料的制备包括以下技术:1.通过外延、键合、智能剥离或背部研磨等工艺流程；2.注氧隔离技术。传统的绝缘体上材料剥离方法有离子注入剥离法、等离子体吸入剥离法、机械剥离法、绝缘体上材料减薄技术等。其中离子注入剥离得到的绝缘体上材料表面很粗糙，并且在超低能量注入情况下会引起同位素效应或表面损伤，同时很难控制；等离子体吸附剥离耗时长，材料消耗大，不适宜大规模生产；机械剥离法需要引入机械，产品成品率及产量不可控；而绝缘体上材料减薄技术步骤繁琐，例如制备超薄S0I，需要不断氧化，时间较长且能耗大，并且随着顶层硅厚度的减小，氧化条件会越来越苛刻，增加了困难；注氧隔离技术虽然方法较为简单，但目前仍然难以制备高质量的超薄绝缘体上材料。
[0004]目前将离子注入与键合相结合的智能剥离方法通常需要经过两个阶段的退火过程:首先经低温退火2?3小时以实现预键合或加固键合片，然后经高温退火半小时使注入的离子在注入峰值区域聚集产生气泡实现剥离，制备周期较长，成本较高，不适宜大规模生产。
[0005]因此，提供一种新的绝缘体上材料的制备方法以减小制备周期，降低生产成本实属必要。
【发明内容】
[0006]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于混合加热制备绝缘体上材料的方法，用于解决现有技术中的绝缘体上材料制备方法制备周期长、成本高的问题。
[0007]为实现上述目的及其他相关目的，本发明提供一种基于混合加热制备绝缘体上材料的方法，至少包括以下步骤:
[0008]S1:提供一 Si衬底，在所述Si衬底表面外延生长掺杂单晶薄膜；
[0009]S2:在所述掺杂单晶薄膜表面外延生长一待转移层；
[0010]S3:从所述待转移层正面进行离子注入，使离子注入到所述掺杂单晶薄膜与所述Si衬底的界面以下预设深度；
[0011]S4:提供表面具有绝缘层的基板，将所述基板表面的绝缘层与所述待转移层键合形成键合片，并将所述键合片在第一预设温度下退火并保持第一预设时间，以使所述掺杂单晶薄膜吸附离子并形成微裂纹；
[0012]S5:再将所述键合片在第二预设温度下退火并保持第二预设时间，以实现剥离使得所述待转移层转移至所述基板的绝缘层上，得到绝缘体上材料；所述第一预设温度高于所述第二预设温度，所述第一预设时间小于所述第二预设时间。
[0013]可选地，所述第一预设温度为700?1000°C，所述第一预设时间小于5min ;所述第二预设温度为300?600°C，所述第二预设时间为5?30min。
[0014]可选地，所述掺杂单晶薄膜为单层单晶薄膜，所述单层单晶薄膜选自SiGe、SiGeC、GaAs及AlGaAs中的任意一种，掺杂的元素选自B、P、Ga、In及C中的至少一种，掺杂浓度为1E18 ?lE20cm_3。
[0015]可选地，所述单层单晶薄膜的厚度小于10nm。
[0016]可选地，所述掺杂单晶薄膜为多层单晶薄膜，所述多层单晶薄膜为Si/SiGe或GaAs/AlGaAs超晶格，掺杂的元素选自B、P、Ga、In及C中的至少一种，掺杂浓度为1E18?lE20cm3o
[0017]可选地，所述多层单晶薄膜的总厚度小于10nm。
[0018]可选地，所述待转移层选自S1、Ge、SiGe、SiGeC、GaAs及AlGaAs中的至少一种。
[0019]可选地，于步骤S3中，采用11、抱或!1/抱进行离子注入。
[0020]可选地，于步骤S3中，所述预设深度为所述掺杂单晶薄膜与所述Si衬底的界面以下 50 ?150nm。
[0021]可选地，于所述步骤S4中，采用快速热退火方法或微波加热法将所述键合片在第一预设温度下退火并保持第一预设时间。
[0022]如上所述，本发明的基于混合加热制备绝缘体上材料的方法，具有以下有益效果:本发明通过在掺杂单晶薄膜下方的Si衬底中注入离子，然后经过高温短时退火以使所述掺杂单晶薄膜中瞬时形成若干小孔洞、得到微裂纹，再进一步进行低温退火以使所述掺杂单晶薄膜吸附更多离子使孔洞变大、以致剥离。其中，高温退火时间小于5分钟，低温退火时间为5?10分钟，整体时间很短，大大减小了制备周期，从而降低成本。此外，本发明中利用掺杂单晶薄膜在退火过程中吸附离子实现剥离，剥离发生于所述掺杂单晶薄膜处，而所述掺杂单晶薄膜厚度小于10nm，使得剥离界面相对平滑，无需经过后续化学机械抛光(CMP)处理，从而降低绝缘体上材料表面损伤，获得高质量的绝缘体上材料。
【附图说明】
[0023]图1显示为本发明的基于混合加热制备绝缘体上材料的方法中在Si衬底表面外延生长掺杂单晶薄膜的示意图。
[0024]图2显示为本发明的基于混合加热制备绝缘体上材料的方法中在掺杂单晶薄膜表面外延生长待转移层的示意图。
[0025]图3本发明的基于混合加热制备绝缘体上材料的方法中进行离子注入的示意图。
[0026]图4本发明的基于混合加热制备绝缘体上材料的方法中进行键合并高温短时退火使掺杂单晶薄膜中形成微裂纹的示意图。
[0027]图5本发明的基于混合加热制备绝缘体上材料的方法中进行低温退火剥离得到绝缘体上材料的示意图。
[0028]元件标号说明
[0029]I Si 衬底
[0030]2 掺杂单晶薄膜
[0031]3 待转移层
[0032]4 绝缘层
[0033]5 基板
【具体实施方式】
[0034]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0035]请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0036]本发明提供一种基于混合加热制备绝缘体上材料的方法，至少包括以下步骤:
[0037]S1:提供一 Si衬底，在所述Si衬底表面外延生长掺杂单晶薄膜；
[0038]S2:在所述掺杂单晶薄膜表面外延生长一待转移层；
[0039]S3:从所述待转移层正面进行离子注入，使离子注入到所述掺杂单晶薄膜与所述Si衬底的界面以下预设深度；
[0040]S4:提供表面具有绝缘层的基板，将所述基板表面的绝缘层与所述待转移层键合形成键合片，并将所述键合片在第一预设温度下退火并保持第一预设时间，以使所述掺杂单晶薄膜吸附离子并形成微裂纹；
[0041]S5:再将所述键合片在第二预设温度下退火并保持第二预设时间，以实现剥离使得所述待转移层转移至所述基板的绝缘层上，得到绝缘体上材料；所述第一预设温度高于所述第二预设温度，所述第一预设时间小于所述第二预设时间。
[0042]首先请参阅图1，执行步骤S1:提供一 Si衬底1，在所述Si衬底I表面外延生长掺杂单晶薄膜2。
[0043]具体的，所述掺杂单晶薄膜2可以为单层单晶薄膜，也可以为多层单晶薄膜。
[0044]对于所述掺杂单晶薄膜2为单层单晶薄膜，其可以选自SiGe、SiGeC、GaAs及AlGaAs中的任意一种，其中，各元素的组分可调，以满足特定需求。单层单晶薄膜中，掺杂的元素选自B、P、Ga、In及C中的至少一种，掺杂浓度为1E18?lE20cm_3。单层单晶薄膜的厚度小于1nm0
[0045]对于所述掺杂单晶薄膜2为多层单晶薄膜，其可以为Si/SiGe或GaAs/AlGaAs超晶格。以Si/SiGe超晶格为例，其由至少一组Si/SiGe双层薄膜叠加而成，不同组Si/SiGe双层薄膜中，SiGe层的Ge组分可以相同，也可以不同。GaAs/AlGaAs超晶格与Si/SiGe超晶格结构类似，此处