帧速率。
【附图说明】
[0020]图1为传统的通过后处理工艺在图像传感器像素上方制造的等离子滤光器结构图；
[0021]图2为作为等离子滤色器的金属层上呈三角形周期排列的圆形孔；
[0022]图3为不同孔形状的等离子滤色器设计俯视图；
[0023]图4(a)为传统有机染料滤光图像传感器像素剖面图；
[0024]图4(b)为像素外实施的等离子滤光图像传感器像素剖面图；
[0025]图4(c)为像素内实施的等离子滤光图像传感器像素剖面图；
[0026]图5为本发明的像素阵列俯视图；
[0027]图6为本发明芯片的架构图。
【具体实施方式】
[0028]下面结合附图对本发明作更进一步的说明。
[0029]—种像素内部金属层实施等离子体滤色的图像传感器芯片，如图5所示，包括像素阵列，像素阵列包括若干像素，每个像素内部的金属层上包括等离子滤色器，所述等离子滤色器为带有周期排列的通孔;通孔以正方形周期排列，如图2所示，也可以为三角形周期排列。且不仅限于正方形和三角形周期排列。
[0030]如图3所示，通孔包括圆形孔、八边形孔和正方形孔;且不仅限于这些形状，可以根据需要选择合适形状的通孔。通孔的孔径的大小为d，孔间距为P;当通孔为圆形时，孔径大小d为圆形直径；当通孔为正方形时，孔径大小d为正方形边长；当通孔为八边形时，孔径大小d为八边形相互平行的两条边之间的距离。
[0031]针对不同波长的光，需要有不同的孔径设计:根据不同波长的光最优选的设定如下:
[0032]绿光波长为550纳米:d = 180纳米;p = 340纳米；
[0033]红光波长为650纳米:d = 240纳米;P = 420纳米；
[0034]蓝光波长为450纳米:d = 140纳米;p = 260纳米。
[0035]图4(a)为传统的图像传感器通过使用吸收性有机染料过滤器实现彩色成像，这些滤光镜位于图像传感器像素上部，微透镜和光电检测器H)之间，传输典型的红色、绿色和蓝色三色光谱，但传统的有机染料滤光镜限制了像素尺寸的进一步减小。由于它们只传输可见光谱的一部分，这些滤色镜固有转换效率很低。
[0036]图4(b)为在像素外实施的等离子滤光图像传感器像素，然而在图像传感器顶部集成等离子滤波器需要复杂的后加工步骤，这显着地增加了成本；另外，如何精确地对准图像传感器与等离子滤色器也是一个亟待解决的问题。
[0037]图4(c)为本发明提出的在像素内实施的等离子图像传感器像素，直接在像素内部的金属层上实施等离子滤光器，由于此方法与标准的CMOS制造工艺兼容，不需要后加工处理，因此可以显著降低生产成本。
[0038]图5为本发明的像素阵列俯视图示意图，对应于不同的滤光要求选择了不同的孔形状表示，形成了Bayer形式分布。以2x2的像素区域为例，对应于像素阵列里每个2x2的像素排列区域，选择对角的两个像素以圆形通孔设计实现绿光的滤色，对另外两个像素以正方形和八边形分别实现红光和蓝光的滤色。注意到此时三种通孔都是以一致的正方形周期排列的，也可以进行相应改变。每个2x2的像素区域内的通孔以相同形状的周期排列，可根据实际需要进行通孔形状以及周期排列形状的选择。
[0039]图6为本发明的图像传感器芯片架构图，具体包括与像素阵列连接的快速列并行信号读取电路，所述信号读取电路包括行解码器、行驱动器、列解码器、列驱动器、列并行增益可调放大器、列并行模数转换器、静态随机存储器、灵敏放大器、低压差分信号读出模块、静态寄存器、时序控制模块和数字控制电流源；
[0040]像素阵列在行解码器和行驱动器的作用下，像素阵列的信号被逐行读出到列并行增益可调放大器以及列并行模数转换器;列并行模数转换器的信号经过列解码器和列驱动器的控制，分组读出到静态随机存储器和灵敏放大器，最终通过高速低压差分信号读出模块将数据输出芯片;其中，时序控制模块控制行解码器、行驱动器、列解码器和列驱动器的工作;静态寄存器控制列并行增益可调放大器的增益变化;数字控制电流源给列并行增益可调放大器和列并行模数转换器提供偏置电流。
[0041]以上所述仅是本发明的优选实施方式，本发明还适用于除了可见光之外的其它光谱频段的滤波器，如红外光等。应当指出:对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【主权项】
1.一种像素内部金属层实施等离子体滤色的图像传感器芯片，其特征在于，包括像素阵列，像素阵列包括若干像素，每个像素内部的金属层上包括等离子滤色器，所述等离子滤色器为带有周期排列的通孔;所述通孔的孔径的大小为d，孔间距为P; 包括与像素阵列连接的快速列并行信号读取电路，所述信号读取电路包括行解码器、行驱动器、列解码器、列驱动器、列并行增益可调放大器、列并行模数转换器、静态随机存储器、灵敏放大器、低压差分信号读出模块、静态寄存器、时序控制模块和数字控制电流源； 像素阵列在行解码器和行驱动器的作用下，像素阵列的信号被逐行读出到列并行增益可调放大器以及列并行模数转换器;列并行模数转换器的信号经过列解码器和列驱动器的控制，分组读出到静态随机存储器和灵敏放大器，最终通过高速低压差分信号读出模块将数据输出芯片;其中，时序控制模块控制行解码器、行驱动器、列解码器和列驱动器的工作；静态寄存器控制列并行增益可调放大器的增益变化;数字控制电流源给列并行增益可调放大器和列并行模数转换器提供偏置电流。2.如权利要求1所述一种像素内部金属层实施等离子体滤色的图像传感器芯片，其特征在于，所述通孔排列方式包括三角形周期排列或正方形的周期排列。3.如权利要求2所述一种像素内部金属层实施等离子体滤色的图像传感器芯片，其特征在于，所述通孔包括圆形孔、八边形孔和正方形孔。4.如权利要求3所述一种像素内部金属层实施等离子体滤色的图像传感器芯片，其特征在于，所述通孔孔径d和孔间距P根据不同波长的光设定如下: 绿光:d = 180纳米;P = 340纳米； 红光:d = 240纳米;p = 420纳米； 蓝光:d = 140纳米;P = 260纳米。
【专利摘要】本发明公开了一种像素内部金属层实施等离子体滤色的图像传感器芯片，其特征在于，包括像素阵列，像素阵列包括若干像素，每个像素内部的金属层上包括等离子滤色器，所述等离子滤色器为按周期排列的通孔；排列周期可为三角形或正方形等；所述通孔的孔径的大小为d，孔间距为p；本发明通过在像素内部的金属层上实施等离子体滤色器，替代现有的在像素顶部通过复杂后加工实施的滤光镜。通过设计金属层上通孔的孔阵列周期、孔直径和孔形状等确定滤波频率，使得滤色器可在芯片的内部直接集成。该方法通过使滤色器与光敏区域的光电二极管距离紧密，能得到更好的成像性能；同时采用与标准CMOS工艺(铝层)兼容的方法来代替昂贵的后处理加工，极大节约成本。
【IPC分类】H01L27/146, H01L27/02
【公开号】CN105552096
【申请号】CN201511018667
【发明人】余浩, 严媚, 黄汐威
【申请人】东南大学—无锡集成电路技术研究所
【公开日】2016年5月4日
【申请日】2015年12月30日