阵列基板及其制备方法、显示面板的制作方法
【技术领域】
[0001] 本发明属于显示技术领域，具体涉及一种阵列基板及其制备方法、显示面板。
【背景技术】
[0002] 如图1所示，在一种液晶显示装置的阵列基板中，薄膜晶体管上覆盖有钝化层1 (PVX)，像素电极7则设于钝化层1上，并通过钝化层1中的过孔19与薄膜晶体管的漏极8连 接。
[0003] 钝化层1中的过孔19是通过刻蚀工艺形成的，由于刻蚀工艺的特点，过孔19必然为 上端大下端小的形式，从而过孔19具有一定的坡度角α(即孔壁与基底9间的夹角，因漏极8 上表面与基底9平行，故图中用孔壁与漏极8的夹角代表坡度角α)。根据现有刻蚀工艺，坡度 角α过大（即过孔壁接近与基底9垂直），从而导致像素电极7容易在过孔19处发生断裂(图中 画叉处），无法完成信号传输，引起显示不良等问题。
【发明内容】
[0004] 本发明针对现有的阵列基板绝缘层过孔坡度角过大的问题，提供一种绝缘层过孔 坡度角较小的阵列基板及其制备方法、显示面板。
[0005] 解决本发明技术问题所采用的技术方案是一种阵列基板，其包括基底和绝缘层， 所述绝缘层中具有通过刻蚀形成的过孔，且
[0006] 所述绝缘层由多个叠置的子绝缘层构成，在用于形成所述过孔的刻蚀条件下，越 远离所述基底的子绝缘层的刻蚀速率越大。
[0007] 其中，子绝缘层的"刻蚀速率"是指"子绝缘层在接受刻蚀处理时单位时间内被刻 蚀掉的厚度"，刻蚀速率越大表示子绝缘层被刻蚀的越快；当然，同一子绝缘层在不同刻蚀 条件下的刻蚀速率也不同，而本发明要求的是在相同刻蚀条件下各子绝缘层的刻蚀速率符 合特定关系。
[0008] 优选的是，所述绝缘层由第一子绝缘层和位于第一子绝缘层远离基底一侧的第二 子绝缘层构成。
[0009] 进一步优选的是，在用于形成所述过孔的刻蚀条件下，所述第一子绝缘层的刻蚀 速率在6000~7000人/mm,所述第二子绝缘层的刻蚀速率在&QOO~1200 0i/miru
[0010] 进一步优选的是，所述第一子绝缘层的厚度与第二子绝缘层的厚度的比大于等于 4:1〇
[0011 ]进一步优选的是，所述第一子绝缘层的厚度在80〇.、. 1700人，所述第二子绝缘层 的厚度在200~3
[0012] 优选的是，各所述子绝缘层均为氮化硅层;越远离所述基底的子绝缘层中硅氮键 数量与硅氢键数量的比值越小。
[0013] 优选的是，所述绝缘层为钝化层，所述阵列基板还包括被所述绝缘层覆盖的薄膜 晶体管和设于所述绝缘层远离基底一侧的像素电极，所述像素电极通过所述绝缘层中的过 孔与薄膜晶体管的漏极连接。
[0014] 解决本发明技术问题所采用的技术方案是一种显示面板，其包括：
[0015] 上述的阵列基板。
[0016] 解决本发明技术问题所采用的技术方案是一种阵列基板的制备方法，其包括：
[0017] 在基底上依次形成多个叠置的子绝缘层，各子绝缘层构成绝缘层；
[0018] 在相同刻蚀条件下对绝缘层中的各子绝缘层进行刻蚀，以形成过孔，其中，越远离 所述基底的子绝缘层的刻蚀速率越大。
[0019] 其中，"越远离基底的子绝缘层的刻蚀速率越大"是指在任意两个子绝缘层中，离 基底较远的那个子绝缘层的刻蚀速率比离基底较近的那个子绝缘层的刻蚀速率更大，而并 不是指同一个子绝缘层内的不同部分具有不同的刻蚀速率。
[0020] 优选的是，多个所述子绝缘层均为氮化硅层，并均通过等离子体增强化学气相沉 积工艺形成，其中使用硅烷、氨气的混合气体为工艺气体，在形成过程中至少满足以下条件 中的任意一种:形成越远离所述基底的子绝缘层时，硅烷流量越小，氨气流量越小，硅烷流 量与氨气流量的比值越小;形成越远离所述基底的子绝缘层时，等离子射频功率越小。
[0021] 本发明的阵列基板中，绝缘层由至少两个刻蚀速率不同的子绝缘层构成，且越靠 上（即越远离基底)的子绝缘层刻蚀速率越大;发明人发现，在通过刻蚀形成过孔时，这种具 有特定刻蚀速率的绝缘层中的过孔具有较小的坡度角，从而便于绝缘层上的结构通过过孔 与绝缘层下的结构连接，避免绝缘层上的结构因过孔坡度角过大而发生断裂等。
【附图说明】
[0022] 图1为一种现有的阵列基板在绝缘层过孔处的局部剖面结构示意图；
[0023] 图2为本发明的实施例的一种阵列基板在绝缘层过孔处的局部剖面结构示意图；
[0024] 图3为一种现有的阵列基板在绝缘层过孔处的局部剖面扫描电镜照片；
[0025] 图4为本发明的实施例的一种阵列基板在绝缘层过孔处的局部剖面扫描电镜照 片；
[0026]其中，附图标记为:α、坡度角；1、钝化层；11、第一子绝缘层；12、第二子绝缘层；7、 像素电极;8、漏极;9、基底。
【具体实施方式】
[0027]为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方 式对本发明作进一步详细描述。
[0028] 实施例1:
[0029] 如图2至图4所示，本实施例提供一种阵列基板。
[0030] 该阵列基板可用于液晶显示装置、0LED(有机发光二极管）显示装置等中，其具体 结构有多种不同形式，在此不再详细描述。
[0031] 本实施例的阵列基板包括基底9和绝缘层，绝缘层中具有通过刻蚀形成的过孔19; 其绝缘层由多个叠置的子绝缘层构成，在用于形成过孔19的刻蚀条件下，越远离基底9的子 绝缘层的刻蚀速率越大。
[0032] 也就是说，不论阵列基板的其他结构为什么形式，但其中必然包括绝缘层(如钝化 层1)，该绝缘层用于隔离其上下两侧的导电结构;而在绝缘层中还有过孔19,过孔19用于使 绝缘层上下两侧的导电结构在需要的位置相互连接(如使薄膜晶体管的漏极8与像素电极7 连接）。与常规绝缘层不同，作为一个功能层，该绝缘层由多个子绝缘层构成，其中在相同的 刻蚀条件下，各子绝缘层被刻蚀的速率不同，越靠上（即越远离基底9)的子绝缘层被刻蚀的 越快。
[0033] 其中，"一个功能层"是指，该绝缘层整体上是作为一个层起作用的，故其中各子绝 缘层之间没有其他结构;而两个之间设有其他结构的常规绝缘层可能在部分位置处也直接 叠置，但它们合并不属于本发明的绝缘层。
[0034] 在本实施例的阵列基板中，绝缘层由至少两个刻蚀速率不同的子绝缘层构成，且 越靠上的子绝缘层刻蚀速率越大;发明人发现，在通过刻蚀形成过孔19时，这种具有特定刻 蚀速率的绝缘层中的过孔19具有较小的坡度角α，从而便于绝缘层上的结构通过过孔19与 绝缘层下的结构连接，避免绝缘层上的结构因过孔19坡度角α过大而发生断裂等。
[0035] 优选的，绝缘层为钝化层1，阵列基板还包括被绝缘层覆盖的薄膜晶体管和设于绝 缘层(钝化层1)远离基底9 一侧的像素电极7,像素电极7通过绝缘层中的过孔19与薄膜晶体 管的漏极8连接。
[0036] 也就是说，本实施例的绝缘层优选为用于液晶显示装置的阵列基板，其中的绝缘 层为钝化层l(PVX)。该钝化层1覆盖在薄膜晶体管上，而像素电极7则设于钝化层1上，并通 过以上过孔19与薄膜晶体管的漏极8相连。之所以如此，是因为钝化层1 一般厚度较大，而像 素电极7又较薄，因此在像素电极7通过钝化层1中的过孔19与漏极8相连时，若过孔19坡度 角α过大则最容易发生断裂，最适用本发明。
[0037] 当然，此时的阵列基板中，还可包括栅极（栅线）、栅绝缘层、有源区、源极（数据 线）、公共电极等其他结构，在此不再详细描述。
[0038]当然，本实施例的阵列基板不限于液晶显示装置的阵列基板，而也可为0LED显示 装置等的阵列基板;而阵列基板中的绝缘层也不限于钝化层1，只要绝缘层中设有通过刻蚀 形成的过孔19,则其也可为他结构层(如栅绝缘层、平坦化层等）。
[0039] 优选的，各子绝缘层均为氮化硅层;且越远离基底9的子绝缘层中硅氮键数量与硅 氢键数量的比值越小。
[0040] 经研究发现，实际的氮化硅层中必然含有硅氮键(Si-N)和硅氢键(Si-H)，故其中 硅氮键的数量和硅氢键的数量会有一个比值。而对氮化硅层，硅氢键在一定程度上是"杂 质"，故其数量越多则意味着膜层的缺陷越多，越容易被刻蚀，刻蚀速率越大。因此，为实现 越靠上的子绝缘层刻蚀速率越大的目的，则越靠上的子绝缘层中硅氮键数量与硅氢键数量 的比值就应越小（即硅氮键越少而硅氢键越多）。
[0041] 其中，具有不同硅氮键与硅氢键的数量比值的氮化硅层可通过同种工艺制造，只 要调整具体的工艺参数即可。例如，当通过等离子体增强化学气相沉积(PECVD)工艺制备氮 化硅层时，可通过调整工艺气体流量、等离子射频功率(