管抽头30，并连接到SCR和横向二极管的阳极A。在P-衬底64上形成的N+区40被连接到SCR的阴极K。
[0040]垂直SCR是一个P-N-P-N结构，从阳极A到P+二极管抽头30，向下到P-阱60，再向下到深N-阱62，然后再向下到P-衬底64，然后上升回到表面的N+区40，连接到阴极K。
[0041]在一些先进半导体工艺里是有深注入的。较低的有效掺杂或掺杂浓度可用于深注入，而不是用于N+、P+源极/漏极/抽头的离子注入。但是，对于深注入，注入能量要更大，因此深P+注入区48形成在衬底的更深处，在N+区44下方。在P+注入区48上方的衬底表面可以是η型N+区44 ο P+注入区48可以通过在布局图上单个掩膜设定，这未在图2中显示。深P+注入区48的形状和位置不一定要正好与N+区44吻合。
[0042]或者，可以使用一种比用于N+区44更快扩散的掺杂剂用于深P+注入区48，以在N+区44下方产生期望掺杂轮廓的深P+注入区48。
[0043]触发MOS晶体管形成在N+区40、44之间。栅氧化物52形成在由图2掩膜所设定的栅氧化物区51里。在栅氧化物52上方形成的栅极50可以是一个多晶硅栅极。栅极50可以是浮置的、接地的、或连接到阴极K。在正常芯片运作期间栅极50可以接地，但在某些ESD测试期间浮置，例如仅连接到两个I/O引脚的引脚-到-引脚ESD测试。
[0044]图4显示横向二极管在垂直SCR内的混合ESD保护器件的另一个横截面。横截面102不穿过触发MOS晶体管，但穿过横向PN 二极管的N+二极管区34和P+二极管抽头30，并穿过SCR 的 N+区 40。
[0045]在P-衬底64里形成深N-阱62，然后在深N-阱62里形成P-阱60。垂直SCR是一个P-N-P-N结构，从阳极A到P+二极管抽头30，向下到P-阱60，再向下到深N-阱62，然后再向下到P-衬底64，然后上升回到N-区40表面，连接到阴极K。
[0046]横向PN二极管形成在SCR结构的中间。横向二极管与SCR并联电连接在阳极A和阴极K之间。
[0047]Ρ+二极管抽头30形成在P-阱60内表面上，并被连接到SCR和横向二极管的阳极Α。靠近P+二极管抽头30并在P-阱60内形成N+二极管区34。奸二极管区34连接到横向二极管的阴极K。
[0048]虽然垂直SCR和横向二极管共用同一阳极Α，但它们有不同的N+区连接到阴极K端。N+二极管区34连接到横向二极管的阴极K，而P-衬底64上形成的N+区40则连接到SCR的阴极K。
[0049]图5是图2-图4的ESD结构的示意图。施加一个ESD脉冲穿过节点Α、Κ。阳极A连接到P+二极管抽头30，其偏压P-阱60，而阴极K连接到横向PN 二极管80的N+二极管区34。尽管横向PN二极管80首先开启，其需要一个不期望的高电压以承载高ESD电流。因此，SCR 90与横向PN 二极管80并联形成以分流电流，并在高ESD电流被分流时降低导通电阻和电压。
[0050]垂直SCR 90是一个P-N-P-N结构，从阳极A到P+二极管抽头30，向下到P-阱60，再向下到深N-阱62，然后再向下到P-衬底64，然后上升回到N+区40的芯片表面，连接到阴极K。
[0051]垂直SCR 90是一个大结构，其能够从阳极A导通大电流到阴极K。但是，开启SCR是有困难的。在N+区40、44之间添加触发MOS晶体管54。当触发MOS晶体管54开启时，电流绕过P-衬底64，由于P-衬底64的低掺杂和大面积，P-衬底64有一个大电阻。流过触发MOS晶体管54的初始电流开启接通P+二极管抽头30、Ρ-阱60到深N-阱62的P-N发射结，深N-阱62和最终P-衬底64都充满载流子，使得垂直SCR导电。
[0052]图6是一个混合ESD保护结构的示意图。横向PN二极管80连接在阳极A和阴极K之间。横向PN 二极管80在垂直SCR之前开启。
[0053]垂直SCR是一个P-N-P-N结构，其能够模拟成PNP晶体管82和NPN晶体管84INP晶体管82的基极也是NPN晶体管84的集电极(collector) JNP晶体管82的集电极也是NPN晶体管84的基极。电阻器86主要是P-衬底64的电阻。
[0054]PNP晶体管82有阳极A、P+二极管抽头30、和作为其发射极的P-阱60、作为其基极的深N-阱62、以及作为其集电极的P-衬底64。电阻器86是P-衬底64的电阻，然后N+区40连接到阴极K。以一个原理来解释，一旦足够的电流流经电阻器86以产生一个大约0.5伏的电压降，那么NPN晶体管84的基极-发射极结开启，从其集电极(同样也是PNP晶体管82的基极)拉入更多的电流。通过NPN晶体管84的集电极，当从PNP晶体管8 2基极拉入更多的电流时，PNP晶体管82迅速提高导电性，这会迅速增加SCR的电流。
[0055]NPN晶体管84有深N-阱62作为其集电极，P-衬底64作为其基极，以及N+区40作为其发射极。NPN晶体管84被触发MOS晶体管54绕过，因为触发MOS晶体管54比NPN晶体管84更容易开启接通。触发MOS晶体管54的栅极可以接地，或者硬接地或者虚接地，或可以是浮置的或如图所示连接到阴极K。当触发MOS晶体管54栅极浮置时，其仍然可以运行，尽管其可能不会那么有效地运行。
[0056]图7是有并联SCR和二极管路径的混合ESD保护结构的1-V曲线图。1-V曲线94是二极管电流和SCR电流的总和。
[0057]最初，在ESD事件开始时，SCR关闭。1-V曲线94显示当横向PN二极管80开启并导通电流时电压从O上升直到触发电压VT。在超过大约4.5伏时，触发MOS晶体管54开启，并在触发电压VT上触发垂直SCR。然后，垂直PNPN结构开启，一个比触发电流IT更大的电流从节点A流到节点K。就在触发电压VT之后，电流上升，垂直SCR分流了大部分的电流，由横向二极管分流的电流下降。雪崩电流机制降低了电压，使得1-V曲线94折返。因此，1-V曲线94显示在触发电压VT上有一个折返，而不是一个连续的二极管曲线。随着SCR承载更多的电流，电压在触发电压VT之后下降。实际的器件曲线可能会变化，并显示二次效应，这未显示在简单的1-V曲线94上。
[0058]图8是在垂直SCR内有横向二极管的混合结构的俯视图。表面和子表面区的确切位置可能因掩膜图像的不同而不同。扩散和氧化物生长可以使区边界发生偏移，特别是对更深的区如深N-阱62。
[0059]触发MOS晶体管54形成在N+区40、44之间。深N-阱62到P-衬底64的准确边界可能会有变化。边界可以是在N+区44之下，从而一些N+区44是在深N-阱62以上，一些N+区44是在P-衬底64以上，如图8所示。
[0060]图9A-图9E着重显示混合垂直SCR横向二极管结构的运行。在图9A，当一个ESD事件施加在端A和K之间开始时，随着电压上升到大约0.5伏，横向PN二极管开启。电流流经P-阱到N+结，从P+二极管抽头30到P-阱60内，并到围住P+二极管抽头30的N+二极管区341+二极管抽头30的交叉形状增加了电流要流经的PN结的周长，从而降低了所需的电流密度，并减少热量以及热损坏的可能性。也可以使用其它的布局设计，如P+二极管抽头30和N+二极管区34之间多个互相交织的指状。但是，横向二极管包含在P-阱60内，在SCR结构的中间。
[0061 ]在图9B，当从P+二极管抽头30到N+二极管区34流经横向PN二极管的电流增加时，一些载流子穿过PN结从P-阱60到深N-阱62，而不是从P-阱60到N+二极管区34。这些载流子对深N-阱62充电，也对深N-阱62内的N+区44进行充电。由于N+区44靠近P+二极管抽头30的末端，而没有N+二极管区34的介入，载流子更容易穿过而到达N+区44，而不是到达深N-阱62的其它部分。因此，P+二极管抽头30的交叉形状设计和N+区44的位置增强了这种效果，使得N+区44能够比其它布局设计更迅速地进行充电。
[0062]在图9C，被充电的N+区44也是触发MOS晶体管54的漏极。如果触发MOS晶体管54的栅极电压上升，如由于N+区44电压上升的电容耦合，那么寄生NPN晶体管因为触发MOS晶体管54而开启，使得电流从充电的N+区44流到N+区40。如果触发MOS晶体管54的栅极保持在较低的电源电压，当寄生NPN晶体管开启时，电流仍然能够导通。由于N+区40连接到阴极K，电流可以从N+区40流走。因此，更多电流流过从N+区44到N+区40的通道，因为这是电流最容易选择的路径。
[0063]图9D显示图9C俯视图的横截面100，当触发MOS晶体管54的寄生NPN晶体管开启时。在触发MOS晶体管54下的寄生NPN晶体管里的电流从N+区44导通到N+区40。深P+注入区48使得N+区44之下的区充当P-衬底64的延伸。因此，至少一部分N+区44充当晶体管源极/漏极区，用于触发MOS晶体管54的寄生NPN晶体管，或充当寄生NPN晶体管里的N+发射极区。当栅极50的电压高于N+区40的电源电压时，在触发MOS晶体管54的栅氧化物52之下形成一个导电沟道，或通过雪崩击穿、穿通、或其它机制，如寄生NPN开启时，可以在触发MOS晶体管54之下发生导电。深P+注入会降低寄生NPN的开启电压。
[0064]在图9E，触发MOS晶体管54的寄生NPN晶体管已经开启。在靠近芯片表面的触发MOS晶体管54之下的正电流，使得N+区40开始发射电子到P-衬底64内。这些电子流过P-衬底64(其是NPN晶体管84的基极)，直到被深N-阱62收集，其充当集电极。但是，深N-阱62也是NPN晶体管82