。接触层404还可以具有形成在基座的两侧或三侧周围的凹入部 (reentrant)516。例如，凹入部516被示出为围绕第二基座304-2的三侧。
[0057]图5还示出了围绕第三基座304-3的三侧以及部分第四侧的接触层404。因此，在一 些实施方案中，接合材料围绕第三基座304-3的三侧和部分第四侧流动。在一些实施方案 中，使接合材料至少部分地围绕第三基底304-3的第四侧流动可以帮助增强基台100与芯片 之间的接合，和/或提供供接合材料流动的更大的表面积以帮助减小接合材料的竖直流动 (即，流出凹部）。在一些实施方案中，接触层404围绕基座304的四侧。例如，图5示出了围绕 第四基座304-4的四侧的接触层404。
[0058]接下来参照图6A和图6B，示出了芯片接合在基台100的凹部408中以形成复合器件 的实施方案的简化截面侧视图。图6A和图6B与图4类似，不同之处在于增加了芯片604和接 合材料。芯片604包含第二材料(例如，金属和/或半导体材料）。在一些实施方案中，芯片604 由III-V族材料(例如，11^、6 &16&?、6&48?^16&?或416 &11^)和/或其他直接带隙材料制 成。在一些实施方案中，III-V族材料包括化合物或合金。化合物的实例包括GaAs和InP。合 金的实例为In xGa1-XAsyP1I，其中III族材料与V族材料之间存在化学计量关系，但是在族内 的物质之间不必是固定的关系（例如，带隙和晶格常数可以改变以形成期望的多量子阱）。 图6A示出了芯片604,其具有衬底614的一部分、有源区608和蚀刻停止部612。在一些实施方 案中，有源区608是用作激光器增益介质的一系列量子阱。在一些实施方案中，芯片604由 InP制成，并且蚀刻停止部由诸如除了 InP之外的III-V族二元、三元或四元组合物（例如， AlGaP、GaN)的一些其他材料制成。在一些实施方案中，蚀刻停止部的厚度小于 2000: A、1000: A、500: A 或 200 A。
[0059] 利用基座304使芯片604的竖直位置与基台100对准。在图6A中，芯片604放置在第 一基座304-1和第二基座304-2(以及如图5中所示的第三基座304-3、第四基座304-4、第五 基座304-5和第六基座304-6)上。芯片604具有底表面616和顶表面620。有源区608生长在芯 片604的衬底614的至少一部分上。在顶表面620上是芯片接触部624。芯片接触部624是金属 层。在一些实施方案中，芯片接触部624由与基台100上的接触层404类似的材料制成。例如， 在一些实施方案中，芯片接触部624是在凸块下金属化(UBM)中使用的金属。在一些实施方 案中，芯片接触部624包括诸如钛和/或铬的粘合金属以及诸如铂和/或镍的阻挡金属。芯片 604被翻转为"倒置"，并且位于基台100的凹部408中，使得芯片604的顶表面620上的芯片接 触部624被接合至在凹部408的底部处的接触层404。因此，芯片604被接合至基台100的基底 层1〇4(例如，SOI晶片的操作部）。在图6A中，芯片接触部624位于芯片604的顶表面上使得芯 片接触部624未与基座304的顶表面接触，因此芯片604的顶表面620被直接放置在基座304 上。
[0060] 芯片604的底表面616从凹部408延伸高出基台100。蚀刻停止部612位于基台100的 凹部408内。
[0061 ]使用接合材料628将芯片604接合至基台100。在一些实施方案中，接合材料628是 金属。在一些实施方案中，接合材料628为InxPdy,例如，InQ.7Pd〇. 3,其为对于高至非常高的温 度稳定的合金。Ino.7Pd〇.3与硅和/或III-V族材料两者形成欧姆接触，对于硅和/或III-V族 材料，任一侧处的掺杂类型均可以是P型或η型。因此，在本发明的一些实施方案中，接合材 料628提供了中间层的两侧上的材料之间的欧姆接触、粘附性、包括透明性（即，低的光损 耗）的光学品质、应力调节和其他益处。其他合适的合金包括:锗钯、金/锗、Au/Sn、Al/Mg、 Au/Si、钯、铟/锡/银的合金;含有财、511、211、？13或111的金属合金;其组合等。在一些实施方案 中，接合材料628具有共晶点或包晶点，并且允许小于540 °C (例如，在350 °C至500 °C的范围 内）的接合工艺温度。
[0062]图6B示出了将芯片604接合至基台100的另一实施方案。图6B与图6A类似，不同之 处在于芯片接触部624位于芯片604上使得芯片接触部624放置在基座304上。在图3A和图3B 两者中，基座304用于使芯片604的有源区608对准器件层112,这是因为基座304与器件层 112之间的高度差是已知的；芯片604的顶表面620与有源区608之间的高度差是已知的，并 且在图6B中的实施方案中，芯片接触部624的厚度是已知的。
[0063]图7是在芯片的衬底614被去除之后的复合器件的实施方案的简化截面侧视图。在 一些实施方案中，对复合器件施加掩模并且进行蚀刻。在一些实施方案中，目标212被用来 对准用于蚀刻基台100以形成凹部408和/或基座304的掩模，该目标212还被用来对准用于 蚀刻芯片以去除芯片的衬底614的掩模。在一些实施方案中，在芯片604的衬底614被去除之 后，芯片604未从凹部408延伸高出基台100。在芯片604的一侧与第一壁204-1之间形成第一 间隙708-1。在芯片604的另一侧与第二壁204-2之间形成第二间隙708-2。
[0064]图8是在芯片604上布置接触金属804之后的复合器件的实施方案的简化截面侧视 图。接触金属804以在光学路径210之上且平行于光学路径210的条带的形式位于芯片表面 808上。接触金属804用于将电流和/或电压施加至芯片604的有源区608。例如，在一些实施 方案中，如果芯片604的有源区608被用于调制器，那么施加反向偏压，并且理想地没有电流 流动；但是如果芯片604的有源区608被用于增益介质，那么施加电流。在一些实施方案中， 掩模用于将接触金属804布置在芯片表面808上。在一些实施方案中，目标212被用来对准用 于将接触金属804布置在芯片表面808上的掩模。
[0065] 图9是在复合器件上设置有第一材料904的复合器件的实施方案的简化截面侧视 图。在一些实施方案中，第一材料904是Si0 2。第一材料904填充间隙708。由于第一材料904 填充间隙708，因此在第一材料904中形成沟槽908。
[0066] 图10是在形成在第一材料中的沟槽中具有光致抗蚀剂1004的复合器件的实施方 案的简化截面侧视图。光致抗蚀剂1004覆盖间隙708。在一些实施方案中，利用目标212对准 用于确定光致抗蚀剂1004的位置的掩模。
[0067] 图11是去除了过量的第一材料的复合器件的实施方案的简化截面侧视图。在一些 实施方案中，第一材料904被蚀刻和/或抛光成不延伸高出基台100。在一些实施方案中，在 上层116中或在上层116上的蚀刻停止部用于使蚀刻在上层116处停止。在一些实施方案中， 使用干法蚀刻来去除过量的第一材料904,并且使用化学机械平坦化(CMP)抛光来对复合器 件进行抛光。在一些实施方案中，在已去除了过量的第一材料之后，复合器件的顶表面基本 上平坦。
[0068]图12A是在蚀刻基台100与芯片604之间的间隙708中的第一材料之前将光致抗蚀 剂1204施加至复合器件的实施方案的简化侧视图。光致抗蚀剂1204被施加在上层116顶部 上和芯片604的上方。
[0069]图12B是在蚀刻基台100与芯片之间的间隙中的第一材料之前掩模位置的实施方 案的简化顶视图。图12B不是应该看到的真实顶视图，而是示出了复合器件的层，以更好地 示出该实施方案。图12B示出了上层116的顶表面和凹部408中的芯片604。接触金属804以在 光学路径210之上且平行于光学路径210的条带的形式在芯片表面808上。还示出了第一窗 1250。第一窗1250示出了待蚀刻的的简化区域。在该实施方案中，第一窗1250不对接触金属 804开放，而是在接触金属804的两侧上以及在第一间隙708-1和第二间隙708-2的上方是开 放的。在该实施方案中，在接触金属804的两侧上开放的第一窗1250与波导208-样宽。 [0070]图13是在从基台100与芯片之间的间隙708中部分地去除第一材料904之后的复合 器件的实施方案的简化侧视图。第一间隙708-1中的第一材料904被保留至下层108的高度， 并且从紧邻器件层112和上层116处去除第一间隙708-1中的第一材料904。在一些实施方案 中，基台100还被部分地蚀刻成穿过上层116、以及器件层112的一部分（例如，蚀刻部分 1304)。在一些实施方案中，器件层112被部分地蚀刻以确保去除器件层112与芯片604之间 的SiO 2和/或确保去除待建立的光桥1504(在图15中）处的Si02。在一些实施方案中，这有助 于建立光桥1504。
[0071 ]图14A是在复合器件上沉积有第二材料1404的复合器件的实施方案的简化截面侧 视图。在一些实施方案中，第二材料1404是非晶硅(a-Si)。在一些实施方案中，第二材料 1404具有与第一材料904相比较高的折射率。在一些实施方案中，使用诸如氮化硅、锗、硅_ 锗、III-V族材料等的其他高折射率材料。在一些实施方案中，第二材料1404通过包括 PECVD、CVD、溅射、SACVD、其组合等的一种或更多种方法来沉积。第二材料填充间隙708的不 存在第一材料904的地方。
[0072]图14B是去除了过量的第二材料1404的复合器件的实施方案的简化截面侧视图。 在一些实施方案中，通过CMP抛光来去除过量的第二材料。在一些实施方案中，a-Si被加热 以产生多晶硅。在一些实施方案中，过量的第二材料1404是在基台100之上（例如，在上层 116之上）的材料。
[0073]图15是在从基台100与芯片604之间的间隙708部分地去除第二材料1404之后的复 合器件的实施方案的简化截面侧视图。从上层116与芯片604之间的空间去除第二材料 1404,但是不去除器件层112与芯片604之间的间隙708中的第二材料1404。第二材料形成了 器件层112与芯片604之间的光桥1504,光桥具有与器件层112和/或芯片604的折射率匹配 的折射率。在一些实施方案中，光桥1504包括脊形波导。在一些实施方案中，间隙708小于5 微米、10微米、15微米和/或20微米。
[0074]图16是在复合器件上沉积有第三材料1604的复合器件的实施方案的简化截面侧 视图。在一些实施方案中，第三材料1604是Si02。第三材料1604覆盖光桥1504和芯片604。 [0075]图17A至图17C是用于形成芯片604上的波导和光桥1504的实施方案的层的简化顶 视图。图17A至图17C不是应该看到的真实顶视图，而是示出了复合器件的层，以