半导体装置的制造方法
【专利摘要】本发明的实施方式提供一种能够减少电流崩塌，并且能够减少漏电流的半导体装置。半导体装置(1)具备：化合物半导体层(13)，设置在衬底(10)上；化合物半导体层(14)，设置在化合物半导体层(13)上，且带隙比化合物半导体层(13)大；以及栅极电极(17)，设置在化合物半导体层(14)上。栅极电极(17)的栅极长度比化合物半导体层(13)的厚度的2倍大，且为化合物半导体层(13)的厚度的5倍以下。
【专利说明】
半导体装置[0001][相关申请][0002]本申请享有以日本专利申请2015-45976号(申请日:2015年3月9日)作为基 础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
[0003]本发明的实施方式涉及一种半导体装置，尤其是涉及一种使用化合物半导体的半导体装置。【背景技术】
[0004]使用氮化物半导体的电子器件被用于高速电子器件或功率器件。而且，作为使用氮化物半导体的半导体发光元件的发光二极管(LED)被用于显示装置或照明等。
[0005]对功率器件要求高耐压及低接通电阻。耐压与接通电阻之间有由元件材料决定的取舍(trade off)关系，但通过使用氮化物半导体或碳化硅(SiC)等宽带隙半导体作为元件材料，而与娃相比，能够改善由材料决定的取舍关系，从而能够实现高耐压化及低接通电阻化。而且，使用GaN或AlGaN等氮化物半导体的元件因为具有优异的材料特性，所以能够实现高性能的功率器件。
【发明内容】
[0006] 实施方式提供一种能够减少电流崩塌，并且能够减少漏电流的半导体装置。
[0007] 实施方式的半导体装置具备:第一化合物半导体层，设置在衬底上；第二化合物半导体层，设置在所述第一化合物半导体层上，且带隙比所述第一化合物半导体层大；以及栅极电极，设置在所述第二化合物半导体层上。所述栅极电极的栅极长度比所述第一化合物半导体层的厚度的2倍大，且为所述第一化合物半导体层的厚度的5倍以下。【附图说明】
[0008]图1是实施方式的半导体装置的剖视图。
[0009]图2是说明实施方式的栅极电极与通道层的条件的图。
[0010]图3是表示将栅极长度作为参数的情况下的栅极电压与漏极电流的关系的曲线图。【具体实施方式】
[0011]以下，参照附图对实施方式进行说明。但是，附图是示意性或概念性的图，各附图的尺寸及比率等未必与实际的尺寸及比率等相同。以下所示的若干个实施方式例示用来使本发明的技术思想具体化的装置及方法，而并非通过构成零件的形状、构造、配置等来指定本发明的技术思想。此外，在以下的说明中，对具有相同的功能及构成的要素标注相同符号，只在必要的情况下进行重复说明。
[0012][1]半导体装置的构成
[0013]图1是实施方式的半导体装置1的剖视图。本实施方式的半导体装置1包含异质接面 FET(HFET:Heterojunct1n Field Effect Transistor (异质接面场效应晶体管))、 或高电子迁移率晶体管(HEMT:High Electron Mobility Transistor)。
[0014]半导体装置1包括依次积层在衬底10上的缓冲层11、高电阻层12、通道层13、阻挡层14、及各种电极。
[0015]衬底10包含例如以(111)面作为主面的硅(Si)衬底。作为衬底10,也可以使用蓝宝石(A1203)、碳化硅(SiC)、磷化镓(GaP)、磷化铟(InP)、或砷化镓(GaAs)等。而且，作为衬底10,也可以使用包含绝缘层的衬底。例如，作为衬底10,能够使用SOI (Silicon On Insulator，绝缘体上的硅)衬底。衬底10只要为能够使外延层生长的单晶衬底即可，并不限定于上文所列举的衬底。
[0016]缓冲层11具有如下功能:缓和因形成在缓冲层11上的氮化物半导体层的晶格常数与衬底10的晶格常数的不同而产生的应变，并且控制形成在缓冲层11上的氮化物半导体层的结晶性。而且，缓冲层11具有抑制形成在缓冲层11上的氮化物半导体层中所含有的元素(例如镓(Ga))与衬底10的元素(例如硅(Si))发生化学反应的功能。缓冲层11 含有例如AlxGai XN(0 f X 5 1)。在本实施方式中，缓冲层11含有A1N。此外，缓冲层11并非本实施方式所必需的要素，也可以省略。
[0017]高电阻层12具有提高半导体装置1的耐压的功能，主要提高漏极电极及衬底间的耐压。即，通过设置高电阻层12,而与高电阻层12的电阻相应的电压被施加到高电阻层12， 因此能够将耐压提高与该电压大小相应的程度。高电阻层12包含掺杂着碳(C)的氮化物半导体层，该氮化物半导体层含有例如InxAlYGau x #(0兰X < 1、0兰Y < 1、0兰X+Y < 1)。 在本实施方式中，高电阻层12含有掺杂着碳的GaN(C-GaN)。高电阻层12的碳浓度高于下述通道层13的碳浓度。高电阻层12的碳浓度例如设定为lX1017cm3以上。高电阻层12 的电阻值是根据半导体装置1所期望的耐压而适当设定。此外，高电阻层12并非本实施方式所必需的要素，也可以省略。
[0018]通道层13是形成晶体管的通道(电流路径)的层。通道层13含有InxAlYGau x y) N(0兰X < 1、0兰Y < 1、0兰X+Y < 1)。通道层13较理想的是包含结晶性良好的(高品质的)氮化物半导体层。在本实施方式中，通道层13含有GaN。关于通道层13的更具体的构成，将在下文叙述。
[0019]阻挡层14与通道层13构成异质接面。阻挡层14包含比通道层13的带隙大的氮化物半导体层。阻挡层14含有InxAlYGau x y小(0兰X < 1、0兰Y < 1、0兰X+Y < 1)。在本实施方式中，阻挡层14含有未掺杂的AlGaN。所谓未掺杂，意指并未刻意地掺杂杂质，例如，在制造过程等中混入的程度的杂质量包含于未掺杂。
[0020]在通道层13与阻挡层14的异质接面构造中，因为阻挡层14的晶格常数比通道层13小，所以会在阻挡层14产生应变。因该应变所引起的压电效应而导致在阻挡层 14内产生压电极化，从而在通道层13与阻挡层14的界面附近产生二维电子气(2DEG: two-dimens1nal electron gas)。该二维电子气成为源极电极15及漏极电极16间的通道。
[0021]此外，构成半导体装置1的多个半导体层是通过例如使用M0CVD (metal organicchemical vapor deposit1n，金属有机化学气相沉积)法的外延生长而依次形成。即，构成半导体装置1的多个半导体层包含外延层。
[0022]源极电极15及漏极电极16相互隔开地设置在阻挡层14上。源极电极15与2DEG 经由阻挡层14欧姆接触。同样地，漏极电极16与2DEG经由阻挡层14欧姆接触。即，源极电极15及漏极电极16分别构成为包含与2DEG欧姆接触的材料。作为源极电极15及漏极电极16,能够使用钛(Ti)、或Al/Ti的积层构造等。“/”的右侧表示下层，左侧表示上层。
[0023]在阻挡层14上且源极电极15及漏极电极16间设置栅极电极17。为了提高栅极-漏极间的耐压，栅极电极17及漏极电极16间的距离设定得比栅极电极17及源极电极15间的距离长。栅极电极17与阻挡层14进行肖特基(Schottky)接合。即，栅极电极 17构成为包含与阻挡层14肖特基接合的材料。图1所示的半导体装置1是肖特基障壁型 HEMT。作为栅极电极17,能够使用镍(Ni)、或Au/Ni的积层构造等。
[0024]通过栅极电极17与阻挡层14的接合而产生肖特基障壁，利用该肖特基障壁能够控制漏极电流。而且，因为在二维电子气中流动的载子的迀移率较快，所以半导体装置1能够进行非常快的切换动作。
[0025]此外，半导体装置1并不限定于肖特基障壁型HEMT，也可以是在阻挡层14与栅极电极17之间介置着栅极绝缘膜的MIS (Metal Insulator Semiconductor，金属绝缘体半导体)型HEMT。而且，也可以将接合型栅极构造应用于HEMT。接合型栅极构造是以如下方式构成，即，在阻挡层14上设置p型氮化物半导体层(例如GaN层)，且在该p型氮化物半导体层上设置栅极电极17。
[0026](场板电极的构成)
[0027]半导体装置1包括电性连接于栅极电极17的场板电极(栅极场板电极)、及电性连接于源极电极15的场板电极(源极场板电极)。即，半导体装置1具有所谓的双场板构造。
[0028]在栅极电极17及阻挡层14上设置层间绝缘层20。作为层间绝缘层20,能够使用氧化娃(Si02)、氮化娃(SiN)、或高介电常数(high-k)材料等。作为high-k材料，能够列举氧化铪(Hf02)等。
[0029]在层间绝缘层20上设置栅极场板电极21。栅极场板电极21经由接点22而电性连接于栅极电极17。栅极场板电极21从栅极电极17的上方朝向漏极电极16伸出。栅极场板电极21的端部配置在比栅极电极17的端部更靠漏极电极16侧。
[0030]在栅极场板电极21及层间绝缘层20上设置层间绝缘层23。作为层间绝缘层23， 能够使用氧化娃(Si02)、氮化娃(SiN)、或high-k材料等。
[0031]在层间绝缘层23上设置源极场板电极24。源极场板电极24经由接点25而电性连接于源极电极15。源极场板电极24从源极电极15的上方朝向漏极电极16伸出。源极场板电极24的端部配置在比栅极场板电极21的端部更靠漏极电极16侦k
[0032]在漏极电极16上设置电极26。在层间绝缘层23、源极场板电极24、及电极26上设置保护层27。保护层27也被称为钝化层。保护层27包含绝缘体，能够使用氮化硅(SiN)、 或氧化硅(Si02)等。
[0033]此外，场板电极并非本实施方式的必需要件，由此，半导体装置1也可以不具备场板电极。而且，半导体装置1也可以只具备栅极场板电极及源极场板电极中的一者。
[0034][2]栅极电极17与通道层13的关系
[0035]在作为半导体装置1的HEMT(也称为HFET)中，存在如下情况:例如，因 DIBL(Drain Induced Barrier Lowering，漏极引致能障降低)所引起的阈值电压的变动， 而导致断开时的漏电流变大。而且，如果为了提高动作速度而缩短栅极长度，那么短通道效应(SCE:short channel effect)的影响会变大，从而穿通所致的漏电流变大。所谓短通道效应是如下现象:如果使晶体管的栅极长度变短，那么将难以利用栅极电压有效地控制载子。即便在因短通道效应而导致对晶体管的栅极施加了断开电压的情况下，漏极电流(漏电流)也容易流通。所谓栅极长度(也存在称为通道长度的情况)是源极电极及漏极电极间方向上的栅极电极的长度。
[0036]通过在作为通道层13的GaN层掺杂碳(C)，能够抑制短通道效应，在晶体管断开时，能够提高利用栅极电压对漏极电流的控制性。然而，电流崩塌变大，而且，因杂质(例如碳)而引起迀移率下降。所谓电流崩塌是高电压动作时的晶体管的接通电阻比低电压动作时的晶体管的接通电阻变大的现象。如果迀移率下降，那么通道(2DEG)的电阻值将增加， 接通电阻(Ron)变大。
[0037]因此，在本实施方式中，通过使通道层13的厚度增厚，而减少电流崩塌，并且通过使栅极长度变长，而抑制短通道效应。图2是说明本实施方式的栅极电极17与通道层13 的条件的图。
[0038]在本实施方式中，如果将栅极电极17的栅极长度设为Lg，将含有GaN层的通道层 13的厚度设为，那么它们的关系由以下的式⑴赋予。
[0039]Lg > 2 ? Tch ? ? ? (1)
[0040]而且，如果栅极长度Lg变长，那么断开特性提高，但电子的移行距离将会变长，所以接通电阻将变大，结果，动作速度下降。就这种观点来说，在本实施方式中，栅极长度Lg 较理想的是通道层13的厚度1^的5倍以下。而且，为了进一步提高动作速度，栅极长度Lg 较理想的是通道层13的厚度1的3倍以下。
[0041]而且，通道层13含有碳(即，在通道层13中掺杂碳)，且通道层13的碳浓度设定得低于1 x 1017cm 3。由此，能够抑制迀移率的下降，并且抑制短通道效应。
[0042]此外，栅极长度Lg是按照以下(i)、(ii)的顺序设定。
[0043]⑴以能够实现半导体装置1所期望的动作特性、且能够抑制电流崩塌的方式，决定通道层13的厚度I；h、及通道层13的碳浓度。
[0044](ii)使用顺序(i)中所获得的通道层13的厚度、及所述式(1)，决定栅极长度Lg〇
[0045]图3是表示将栅极长度作为参数的情况下的栅极电压与漏极电流的关系的曲线图。图3的横轴表示施加到栅极电极的栅极电压Vg(V)，图3的纵轴表示漏极电流Id(A)。 在图3的曲线图中，将通道层的厚度设为大致1.2 y m。在图3中，记载有将栅极长度Lg变为3个值(Lg = 1.3 ym、3.0 ym、5.0 ym)的情况下的曲线图。
[0046]根据图3能够理解，在栅极长度Lg = 1.3 y m的情况下，因短通道效应而导致产生了漏电流。相对于此，如果为相当于通道层的厚度的2.5倍的栅极长度Lg = 3.0 y m，那么晶体管断开时的漏极电流的控制性提高，能够减少漏电流。同样地，在栅极长度Lg = 5.0 y m 的情况下，也能够获得与栅极长度Lg = 3.0 ym的情况相同的效果。
[0047]图3中，在通道层13的厚度I；h= 1.2 ym、栅极长度Lg = 3.0 ym的情况下，满足所述式(1)。同样地，在通道层13的厚度1^= 1.2 ym、栅极长度Lg = 5.0 ym的情况下， 满足所述式(1)。
[0048][3]效果
[0049]像以上所详细叙述那样，在本实施方式中，包括:通道层13,设置在衬底10上；阻挡层14,设置在通道层13上，且与通道层13构成异质接面；及栅极电极17,设置在阻挡层 14上。通道层13及阻挡层14包含化合物半导体层，例如包含氮化物半导体层。具体来说， 通道层13包含GaN层，阻挡层14包含AlGaN层。而且，在本实施方式中，利用(1)在不影响电流崩塌的范围内将碳掺杂在通道层13、(2)将栅极长度伸长到所需最低限度这2种方法进行电流崩塌与短通道效应的取舍改善。为此，栅极电极17的栅极长度Lg设定为比通道层13的厚度的2倍大，且为通道层13的厚度的5倍以下。而且，通道层13含有碳，且其碳浓度设定得低于1 X 1017cm 3。
[0050]因此，根据本实施方式，能够抑制短通道效应，所以能够使断开特性提高，且能够减少漏电流。而且，通过使通道层13含有浓度低于IX 1017cm 3的碳，而能够进一步抑制短通道效应。由此，能够将栅极长度缩短到所需最低限度，因此能够提高动作速度(迀移率)。 而且，能够抑制电流崩塌，因此能够提高动作速度。
[0051]而且，在半导体装置1具备场板电极的情况下，因栅极电极的尺寸而引起的寄生电容相对于场板电极的寄生电容来说比率较小。因此，即便在使栅极电极的栅极长度在某种程度上变长的情况下，对半导体装置1所具有的寄生电容造成的影响也较小。
[0052]此外，本实施方式是使用氮化物半导体构成半导体装置。然而，并不限定于此，也能够应用于氮化物半导体以外的化合物半导体。
[0053]在本说明书中，所谓“氮化物半导体”，是设为包含InxAlyGau xy)N(0 f x 5 1、 0 f y f l、〇 f X+y f 1)的化学式中使组成比X及y在各自的范围内变化所得的所有组成的半导体。而且，所述化学式中，进而还包含N(氮)以外的V族元素者、进而包含为了控制导电型等各种物性而添加的各种元素者、及进而包含并非刻意地含有的各种元素者也包含于“氮化物半导体”。
[0054]在本申请的说明书中，所谓“积层”，除了相互相接而重叠的情况以外，还包含在中间插入其他层而重叠的情况。而且，所谓“设置在……上”，除了直接相接地设置的情况以夕卜，还包含在中间插入其他层而设置的情况。
[0055]已对本发明的若干个实施方式进行了说明，但这些实施方式是作为示例而提出的，并非刻意限定发明的范围。这些新颖的实施方式能以其他各种方式实施，且能够在不脱离发明主旨的范围内进行各种省略、替换、变更。这些实施方式或其变化包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其均等的范围内。
[0056][符号的说明]
[0057]1半导体装置
[0058]10衬底
[0059]11缓冲层
[0060]12高电阻层
[0061]13通道层
[0062]14阻挡层
[0063]15源极电极
[0064]16漏极电极
[0065]17栅极电极
[0066]20、23层间绝缘层
[0067]21栅极场板电极
[0068]22、25 接点
[0069]24源极场板电极
[0070]26电极
[0071]27保护层
【主权项】
1.一种半导体装置，其特征在于具备:第一化合物半导体层，设置在衬底上；第二化合物半导体层，设置在所述第一化合物半导体层上，且带隙比所述第一化合物 半导体层大；以及栅极电极，设置在所述第二化合物半导体层上；且所述栅极电极的栅极长度比所述第一化合物半导体层的厚度的2倍大，且为所述第一 化合物半导体层的厚度的5倍以下。2.根据权利要求1所述的半导体装置，其特征在于:所述栅极电极的栅极长度比所述第一化合物半导体层的厚度的2.5倍大，且为所述第 一化合物半导体层的厚度的5倍以下。3.根据权利要求1或2所述的半导体装置，其特征在于:所述第一化合物半导体层含有碳，且其碳浓度低于1 X 1017cm 3。4.根据权利要求1或2所述的半导体装置，其特征在于:所述栅极电极的栅极长度为所述第一化合物半导体层的厚度的3倍以下。5.根据权利要求1或2所述的半导体装置，其特征在于:所述第一及第二化合物半导体层为氮化物半导体层。6.根据权利要求1或2所述的半导体装置，其特征在于:所述第一及第二化合物半导体层含有氮化镓。
【文档编号】H01L29/778GK105957889SQ201510556147
【公开日】2016年9月21日
【申请日】2015年9月2日
【发明人】大麻浩平, 高田贤治, 吉冈启, 矶部康裕, 洪洪
【申请人】株式会社东芝