栅极缺陷的电压衬度分析方法
【专利摘要】本发明公开了一种栅极缺陷的电压衬度分析方法，包含的步骤为：步骤一，对样品芯片进行研磨，研磨至接触孔层次；步骤二，采用低压电子束或高压离子束产生初始电压衬度像；步骤三，根据电压衬度图，寻找距离怀疑区域最近的发亮的接触孔；步骤四，在表面生长铂金属条，将发亮的接触孔与附近的初始电压衬度像结果为暗的接触孔连接，再进行步骤二，找出目标孔附近若有接触孔从暗变亮，则找到了相邻短路的位置。
【专利说明】
栅极缺陷的电压衬度分析方法
技术领域
[0001]本发明涉及半导体集成电路制造分析领域，特别是指一种栅极缺陷的电压衬度分析方法。
【背景技术】
[0002]当电子束(离子束)扫描样品表面时，会与表面产生非弹性碰撞，并放射出一些低能(彡50eV)的二次电子。这些电子一般仅能离开表面30nm以内，利用侦测器前端外加几百伏特的电压将这些二次电子吸收并成像。样品表面的电位会影响二次电子的产率，电位越高放射二次电子量越少，电位越低放射量越多，利用此电压衬度像(VC:Voltage Contrast)可以判断连接线(包括金属、多晶、接触孔等)的短路与断路。
[0003]实际应用中，一般采用低压电子束或者高压离子束进行电压衬度实验，此时浮栅以及其连接孔显示为暗。如图1所示，若浮空的多晶硅栅极之间存在短路，因为两者在电压衬度下均表现为暗，所以此种状态下电压衬度无法发现异常。
【发明内容】
[0004]本发明所要解决的技术问题是提供一种栅极缺陷的电压衬度分析方法，能找出浮空的栅极的异常短路。
[0005]为解决上述问题，本发明所述的栅极缺陷的电压衬度分析方法，包含如下的步骤:
[0006]步骤一，对样品芯片进行研磨，研磨至接触孔层次；
[0007]步骤二，采用低压电子束或高压离子束产生初始电压衬度像；
[0008]步骤三，根据电压衬度图，寻找距离怀疑区域最近的发亮的接触孔；
[0009]步骤四，在表面生长铂金属条，将发亮的接触孔与附近的初始电压衬度像结果为暗的接触孔连接，再进行步骤二，找出目标孔附近若有接触孔从暗变亮，则找到了相邻短路的位置。
[0010]所述步骤一中，研磨保留的层间膜厚度以不露出栅极为限，残留的层间膜厚度在50nm以上。
[0011 ] 所述步骤四中，铂金属条采用100pA束流生长长度为0.2?ΙΟμπι、宽度0.2?ΙΟμπι、厚度0.1?Ιμπι。
[0012]所述的接触孔，或者为通孔、接触。
[0013]本发明所述的栅极缺陷的电压衬度分析方法，先建立初始电压衬度像，然后找出距怀疑区域最近的发亮的接触孔，通过铂金属条将此接触孔与初始电压衬度像显示为暗的接触孔建立连接，然后再次进行电压衬度，直到找出电压衬度像由暗转亮的接触孔，即找到了相邻短路的位置。
【附图说明】
[0014]图1是浮空栅极之间存在短路的情况下，进行电压衬度像，均显示为暗的示意图。
[0015]图2是浮空栅极之间存在短路进行电压衬度的示意图。
[0016]图3是图2的电压衬度像。
[0017]图4是生长铂金属条建立连接之后的电压衬度示意图。
[0018]图5是图4的电压衬度像。
[0019]图6是本发明方法流程图。
【具体实施方式】
[0020]本发明所述的栅极缺陷的电压衬度分析方法，包含如下的步骤:
[0021]步骤一，对样品芯片进行研磨，研磨至接触孔层次。研磨保留的层间膜厚度以不露出栅极为限，考虑到电子束或者离子束轰击时的充电效应，残留的层间膜的厚度一般建议保留在50nm以上为佳。
[0022]步骤二，采用低压电子束或高压离子束产生初始电压衬度像。如图2及图3所示，图2中两个浮空的栅极之间存在短路，在图3的电压衬度像上均显示为暗，右边的接触孔电压衬度像显示为亮。
[0023]步骤三，根据电压衬度图，寻找距离怀疑区域最近的发亮的接触孔。
[0024]步骤四，在表面生长铂金属条，将发亮的接触孔与附近的初始电压衬度像结果为暗的接触孔连接，铂金属条采用100pA束流生长长度为0.2?ΙΟμπι、宽度0.2?ΙΟμπι、厚度
0.1?Ιμπι。再进行步骤二的电压衬度扫描，找出目标孔附近若有接触孔从暗变亮，则找到了相邻短路的位置。如图4及图5所示，图4中将右边的接触孔与左边的浮空栅极通过铂金属条建立连接，而该浮空栅极又与最左边的浮空栅极存在短路，因此三者形成联通，在进行电压衬度时，最左边的接触孔在图5的电压衬度像中也发生了状态变化，由暗转亮，因此可以得出左侧两个浮空栅极存在短路故障，至此缺陷被找到。
[0025]以上所述的方法，不仅限于接触孔，对于通孔、接触等，本方法也同样适用。
[0026]以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种栅极缺陷的电压衬度分析方法，其特征在于:包含的步骤为: 步骤一，对样品芯片进行研磨，研磨至接触孔层次； 步骤二，采用低压电子束或高压离子束产生初始电压衬度像； 步骤三，根据电压衬度图，寻找距离怀疑区域最近的发亮的接触孔； 步骤四，在表面生长铂金属条，将发亮的接触孔与附近的初始电压衬度像结果为暗的接触孔连接，再进行步骤二，找出目标孔附近若有接触孔从暗变亮，则找到了相邻短路的位置。2.如权利要求1所述的栅极缺陷的电压衬度分析方法，其特征在于:所述步骤一中，研磨保留的层间膜厚度以不露出栅极为限，残留的层间膜厚度在50nm以上。3.如权利要求1所述的栅极缺陷的电压衬度分析方法，其特征在于:所述步骤四中，铂金属条采用100pA束流生长长度为0.2?ΙΟμπι、宽度0.2?ΙΟμπι、厚度0.1?Ιμπι。4.如权利要求1所述的栅极缺陷的电压衬度分析方法，其特征在于:所述的接触孔，或者为通孔、接触。
【文档编号】H01L21/66GK106024663SQ201610330345
【公开日】2016年10月12日
【申请日】2016年5月18日
【发明人】马香柏
【申请人】上海华虹宏力半导体制造有限公司