压缩成形的成形精度高，并可生成非常复杂形状的成形品。而且在一处装入树脂进行一次操作可以同时在连通的金属模中取得数个成形品。这一成形方法主要用于酚醛树脂、尿素树脂、密胺、环氧树脂与聚酯等热固性树脂的成形，所以也称之为热固性树脂的注压成形。
[0108]接着请参阅图16，执行步骤S4:去除所述载体1及粘合层2。
[0109]具体的，去除所述载体1及粘合层2的方法选自但不限于化学腐蚀、机械剥离、机械研磨、热烘烤、紫外光照射、激光烧蚀、化学机械抛光、及湿法剥离中的至少一种。例如，若所述粘合层2采用UV胶带，则可首先采用紫外光照射使所述UV胶带粘性降低，然后通过撕离的方式使所述载体1及所述粘合层2脱离所述第一塑封层10、芯片3及互连结构4，相对于减薄工艺，如研磨、腐蚀等来说，这种分离方法更为简单，易于操作，可以大大降低工艺成本。
[0110]再请参阅图17?图18，执行步骤S5:在所述第一塑封层10上表面形成第一介质层11、下表面形成第二介质层12，并基于所述第一介质层11对所述第一半导体芯片3及所述互连结构4形成第一再分布引线层15。
[0111]具体的，所述第一介质层11与第二介质层12可采用相同或不同的材料，优选采用低K或超低K材料，包括但不限于氧化硅、磷硅玻璃、硅氧碳化合物、聚酰亚胺、苯并环丁烯、聚苯并恶唑等。根据材料的不同，可选用旋涂、热化学气相沉积、等离子增强化学气相沉积等方法形成所述第一介质层11与第二介质层12。
[0112]具体的，形成所述第一再分布引线层15的方法包括但不限于物理气相沉积法、化学气相沉积法、电镀及化学镀中的至少一种；所述第一再分布引线层15可以为单层或多层，其材料选自但不限于Al、Cu、Sn、N1、Au及Ag中的至少一种。
[0113]作为示例，形成所述第一再分布引线层15包括如下步骤:如图17所示，首先在所述第一介质层11中形成若干与所述导电柱所对应的第二通孔13 ;如图18所示，然后在所述第二通孔13中填充金属构成导电栓塞，并在所述第一介质层11表面形成金属线路，所述导电栓塞与所述金属线路构成所述第一再分布引线层15。
[0114]所述导电栓塞与所述金属线路可分别形成，也可一起形成。作为示例，首先通过沉积、电镀等工艺在所述第二通孔13内填充金属导体，形成所述导电栓塞；然后利用光刻技术在所述第一介质层上通过溅射和电镀形成所需的金属线路图案。
[0115]具体的，如图17所示，在所述第一介质层11中形成所述第二通孔13时，还可以在所述第二介质层12中形成若干与所述第一半导体芯片3电性引出及所述导电柱所对应的第三通孔14。
[0116]形成所述第二通孔13及第三通孔14的方法包括但不限于激光钻孔、机械钻孔、深反应离子刻蚀。若所述第一介质层11与第二介质层12采用光敏材料，还可直接通过曝光、显影得到所述第二通孔13及第三通孔14，从而简化工艺步骤。
[0117]然后请参阅图19?图21，执行步骤S6:将第二半导体芯片18正面朝下与所述第一再分布引线层15键合。
[0118]具体的，所述第二半导体芯片18正面制作有若干凸块结构19(如图20所示)，键合前，首先形成覆盖所述第一再分布引线层15的第三介质层16(如图19所示)，并在所述第三介质层16中形成若干暴露出部分所述第一再分布引线层15的第一通孔17(如图19所示)，然后将所述凸块结构19与所述第一通孔17对准(如图20所示)，将所述第二半导体芯片18通过所述凸块结构19与所述第一再分布引线层15键合(如图21所示)。
[0119]再请参阅图22，执行步骤S7:形成包围所述第二半导体芯片18的第二塑封层20。
[0120]形成所述第二塑封层20的方法与形成所述第一塑封层10的方法大致相同，此处不再赘述。需要指出的是，本步骤中，所述第二半导体芯片18的背面可以包覆于所述第二塑封层20内(如图22所示)，也可以暴露于第二塑封层20外(未予图示)，此处不应过分限制本实用新型的保护范围。
[0121]此外，所述第二塑封层20可以包覆所述第一塑封层10边缘，以加强封装牢固性，在这种情况下，所述第二介质层12的边缘也被包覆于所述第二塑封层20内(如图22所示)Ο
[0122]本实用新型中，由于各层半导体芯片及互连结构均嵌入塑封层中，可以提高堆叠型封装结构在恶劣的外部环境中的稳定性。
[0123]最后请参阅图1，执行步骤S8:基于所述第二介质层12对所述第一半导体芯片3及所述互连结构4形成第二再分布引线层21。形成所述第二再分布引线层21的方法与形成所述第一再分布引线层15的方法大致相同，此处不再赘述。
[0124]进一步的，本实用新型的堆叠型芯片封装方法还包括步骤S9:如图1所示，在所述第二再分布引线层21表面形成凸点下金属层22，并在所述凸点下金属层22表面形成焊球凸点23。
[0125]具体的，所述步骤S9包括:
[0126]步骤S9-1:在所述第二介质层12表面形成覆盖所述第二再分布引线层21的第四介质层25，并在所述第四介质层25中形成若干通孔；
[0127]步骤S9-2:基于所述第四介质层24及所述通孔形成所述凸点下金属层22及所述焊球凸点23。
[0128]所述凸点下金属层22可以阻止焊球凸点23与集成电路之间的扩散，并实现更低的接触电阻。通常，所述凸点下金属层22可以为单层或多层金属。作为示例，所述凸点下金属层22为Ti/Cu复合层。所述焊球凸点23的材料包括但不限于Ag、Cu等导电金属。
[0129]对于多组堆叠型芯片同时封装的情形，最后可通过切割工艺分离各组堆叠型芯片。
[0130]综上所述，本实用新型通过在堆叠型封装过程中加入互连结构，使得连接点数量增多，从而使得芯片间的互连更容易实现。更重要的是，本实用新型的堆叠型封装结构中，各层半导体芯片及互连结构均嵌入塑封层中，可以提高堆叠型封装结构在恶劣的外部环境中的稳定性。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0131]上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。
【主权项】
1.一种堆叠型芯片封装结构，其特征在于，包括: 第一塑封层； 嵌于所述第一塑封层中的第一半导体芯片及至少一个互连结构；所述互连结构包括支撑体及上下贯穿所述支撑体的若干导电柱； 位于所述第一半导体芯片背面一侧并与所述互连结构电连接的第一再分布引线层； 位于所述第一半导体芯片背面一侧并与所述第一塑封层连接的第二塑封层； 嵌于所述第二塑封层中并与所述第一再分布引线层电连接的第二半导体芯片； 位于所述第一半导体芯片正面一侧并与所述第一半导体芯片及所述互连结构电连接的第二再分布引线层。2.根据权利要求1所述的堆叠型芯片封装结构，其特征在于:所述第二半导体芯片正面制作有若干凸块结构；所述第二半导体芯片通过所述凸块结构与所述第一再分布引线层连接。3.根据权利要求1所述的堆叠型芯片封装结构，其特征在于:所述第一半导体芯片与所述第二半导体芯片之间形成有第一介质层组，所述第一再分布引线层嵌于所述第一介质层组中。4.根据权利要求1所述的堆叠型芯片封装结构，其特征在于:所述第二再分布引线层表面连接有凸点下金属层，所述凸点下金属层表面连接有焊球凸点。5.根据权利要求4所述的堆叠型芯片封装结构，其特征在于:所述第一半导体芯片正面一侧形成有第二介质层组，所述第二再分布引线层及所述凸点下金属层嵌于所述第二介质层组中。6.根据权利要求1所述的堆叠型芯片封装结构，其特征在于:所述导电柱的横截面包括多边形、圆形及椭圆形中的至少一种。7.根据权利要求1所述的堆叠型芯片封装结构，其特征在于:所述支撑体的横截面包括多边形、圆形及椭圆形中的至少一种。8.根据权利要求1所述的堆叠型芯片封装结构，其特征在于:所述互连结构中，各导电柱呈点阵排列。9.根据权利要求1所述的堆叠型芯片封装结构，其特征在于:所述支撑体的介电常数小于或等于3.9。
【专利摘要】本实用新型提供一种堆叠型芯片封装结构，包括：第一塑封层；嵌于所述第一塑封层中的第一半导体芯片及至少一个互连结构；所述互连结构包括支撑体及上下贯穿所述支撑体的若干导电柱；位于所述第一半导体芯片背面一侧并与所述互连结构电连接的第一再分布引线层；位于所述第一半导体芯片背面一侧并与所述第一塑封层连接的第二塑封层；嵌于所述第二塑封层中并与所述第一再分布引线层电连接的第二半导体芯片；位于所述第一半导体芯片正面一侧并与所述第一半导体芯片及所述互连结构电连接的第二再分布引线层。本实用新型通过在堆叠型封装过程中加入互连结构，使得连接点数量增多，从而使得芯片间的互连更容易实现，并可提高堆叠型封装结构的稳定性。
【IPC分类】H01L23/538, H01L23/31
【公开号】CN205039151
【申请号】CN201520749446
【发明人】仇月东, 林正忠
【申请人】中芯长电半导体（江阴）有限公司
【公开日】2016年2月17日
【申请日】2015年9月24日