专利名称：堆叠封装结构的制作方法
技术领域：
本发明是有关于半导体封装技术，特别是有关于一种三维(3D)堆叠封装(package on package, PoP)结构。
背景技术：
随着电子产业(例如，3C(电脑、通信及消费性电子)相关产业)的发展，已快速增加对于多功能、更具便利性及更小尺寸的装置的需求。上述需求进一步迫使增加集成电路(IC)密度。而增加集成电路密度造就了多重芯片封装的发展，诸如封装内封装(package in package, PiP)及堆叠封装(package on package, PoP)。在高效能及高集成度(integration)的需求下，将上封装体堆叠于下封装体上的三维堆叠封装(3D PoP)已成为一种可接受的选择。PoP为一种封装技术，可容许整合具有不同功能的芯片(例如，微处理器、存储器、逻辑或光学集成电路等)。然而，PoP相较于个别的单一芯片(chip/die)封装来说需要更高的电源密度。因此，当电源密度增加且芯片内的半导体装置尺寸缩小(即，IC密度增加)时，热管理变得越来越重要。电源密度及IC密度的增加使得PoP结构中芯片所产生的热总量增加，而过量的热通常会降低装置效能，且装置可能发生损害。解决上述热问题的方法之一包括提供散热片(heat spreader)，该散热片与芯片进行热接触。然而，在PoP结构中，由于上封装体的存在，妨碍了在上下封装体之间放置散热片，因此难以通过使用散热片的方式消散下封装体所产生的热。因此，有必要寻求一种新的PoP结构，能够减轻或排除上述的问题
发明内容
`有鉴于此，本发明提出一种改良式的堆叠封装结构。依据本发明一实施方式，提供一种堆叠封装结构，包括上封装体，包括第一基底及安装在第一基底上的第一芯片，其中第一基底的热导率大于70W/(mXK)；以及下封装体，位于上封装体下方，包括第二基底及安装在第二基底上的第二芯片，其中第二芯片的上表面与第一基底的下表面热接触。依据本发明另一实施方式，提供一种堆叠封装结构，包括上封装体，包括第一基底及安装在第一基底上的第一芯片，其中至少一个电浮置接合垫位于第一基底的下表面；以及下封装体，位于上封装体下方，包括第二基底及安装在第二基底上的第二芯片，其中第二芯片的上表面与电浮置接合垫热接触。本发明所提供的堆叠封装结构，能够达到减轻或排除堆叠封装结构散热的效果。
图1 图9为根据本发明实施方式的堆叠封装结构剖面示意图。
具体实施例方式以下说明包含了本发明实施方式的制作过程与目的。然而，应当明白这些说明是为了阐明本发明实施方式的制作与使用，并非用于限定本发明的保护范围。在说明书及说明书附图中，相同或相似的部件使用相同或相似的标号。此外，为了说明书附图的简化与便利性，放大了说明书附图中部件的外形及厚度。另外，未在说明书及说明书附图中描述或揭露的部件为本技术领域中惯用的部件。请参照图1，图1为根据本发明实施方式的堆叠封装(PoP)结构剖面示意图。在本实施方式中，PoP结构包括上封装体150及位于上封装体150下方的下封装体250。上封装体150包括第一基底100及安装在第一基底100上的第一芯片(die) 102。第一基底100作为封装基底。特别的是，第一基底100也作为下封装体250的散热板(heat dissipationplate)。在本实施方式中，第一基底100的热导率大于70W/(mX K)，且可为硅基底。多个接触/接合垫IOOa及IOOb分别形成于第一基底100的上表面及下表面。上述接触/接合垫IOOa及IOOb用于第一芯片102与下封装体250之间的电连接。第一芯片102，例如存储器芯片，可以包括形成于其下表面的多个接触/接合垫102a。第一芯片102可通过公知的覆晶(flip chip)方式安装在第一基底100上。举例来说,第一芯片102通过位于接触/接合垫IOOa与接触/接合垫102a之间的多个凸块106电连接至第一基底100。底胶材料104，例如环氧树脂，填入于第一基底100与第一芯片102之间的空间，以保护上述凸块106。下封装体250包括第二基底200及安装在第二基底200上的第二芯片(die) 202。在一个实施方式中，第二基底200可为封装基底。举例来说，第二基底200可包括陶瓷基底或印刷电路板(printed circuit board, PCB)。在另一个实施方式中,第二基底200可包括与第一基底100相同的基底。S卩，第二基底200的热导率大于70W/(mXK)，且可为硅基底。多个接触/接合垫200a及200b形成于第二基底200的上表面。此外，多个接触/接合垫200c形成于第二基底200的下表面。上述接触/接合垫200a及200b用于第二芯片202与上封装体150之间的电连接。上述接触/接合垫200c则连接至多个凸块208，以将PoP结构电连接至外部电路( 未绘示)。第二芯片202可为高功率芯片，例如微处理器芯片。此夕卜，第二芯片202可包括形成于其下表面的多个接触/接合垫202a。第二芯片202可通过公知的覆晶方式安装在第二基底200上。举例来说，第二芯片202通过位于接触/接合垫202a与接触/接合垫200a之间的多个凸块206而电连接至第二基底200。底胶材料204，例如环氧树脂，填入第二基底200与第二芯片202之间的空间，以保护上述凸块206。在本实施方式中，PoP结构可还包括多个凸块302，设置于第一基底100的接触/接合垫IOOb与第二基底200的接触/接合垫200b之间，使第一基底100及位于其上的第一芯片102电连接至第二基底200以及位于第二基底200上的第二芯片202。第二芯片202为高功率芯片，且在装置操作期间可能会产生大量的热，因此，必须散除其产生的热。在本实施方式中，第二芯片202的上表面与第一基底100的下表面热接触，使散热能够通过第一基底100所构成的导热路径来完成。在一个实施方式中，第二芯片202可通过设置于第二芯片202与第一基底100之间的导热界面材料(thermal interfacematerial, TIM) 301与第一基底100热接触。导热界面材料(TM) 301可包括焊料凸块、铜凸块、热脂(由填入金属粉末的硅油所组成)、微米银或任何种类的相变化材料。在另一个实施方式中，第二芯片202可通过该第二芯片与第一基底100之间的直接接触与第一基底100热接触。请参照图2，图2为根据本发明实施方式的堆叠封装结构剖面示意图，其中与图1相同的部件使用与图1相同的标号并为求简洁省略其说明。在本实施方式中，第一芯片102通过打线接合工艺安装在第一基底100上。举例来说，第一芯片102的下表面通过黏着层108而贴附于第一基底100的上表面上。此外，多个导线112将第一芯片102的多个接触/接合垫102b电连接至第一基底100的多个接触/接合垫100a’。在本实施方式中，第一芯片102及上述导线112被封胶材料110(例如，环氧树脂)所覆盖。请参照图3，图3为根据本发明实施方式的堆叠封装结构剖面示意图，其中与图1相同的部件使用与图1相同的标号并为求简洁省略其说明。除了加入散热片之外，本实施方式的PoP结构与图1所示的PoP结构相同。上封装体150还包括散热片114，该散热片与第一芯片102的上表面热接触。举例来说，散热片114位于第一基底100上，且覆盖第一芯片102。散热片114可以消散第一芯片102所产生的热。此外，散热片114及第一基底100可以构成导热路径，进一步消散第二芯片202所产生的热。因此，相较于图1及图2所示的PoP结构，图3所示的PoP结构的散热效率可进一步提升。请参照图4，图4为根据本发明实施方式的堆叠封装结构剖面示意图，其中与图1相同的部件使用与图1相同的标号并为求简洁省略其说明。本实施方式中的PoP结构相似于图1所示的PoP结构。与图1所示的PoP结构相比，不同之处为下封装体250的第二芯片202内可包括多个贯穿基底的通孔(through substrate via, TSV)203。上述多个贯穿基底的通孔(TSV) 203电连接第一基底100的多个接触/接合垫IOOc与第二基底200的多个接触/接合垫200d，使第二芯片202通过多个贯穿基底的通孔203与第一基底100及/或第二基底200电连接。在本实施方式中，第二芯片202可通过位于该第二芯片与第一基底100之间的导热界面材料(未绘示)或通过该第二芯片与第一基底100之间的直接接触与第一基底100热接触。请参照图5，图5为 根据本发明实施方式的堆叠封装结构剖面示意图，其中与图2相同的部件使用与图2相同的标号并为求简洁省略其说明。本实施方式中的PoP结构相似于图2所示的PoP结构。与图2所示的PoP结构相比，不同之处为下封装体250的第二芯片202内可包括多个贯穿基底的通孔203。此外，多个贯穿基底的通孔203电连接第一基底100的多个接触/接合垫IOOc与第二基底200的多个接触/接合垫200d，使第二芯片202通过多个贯穿基底的通孔203与第一基底100及/或第二基底200电连接。同样地，第二芯片202可通过位于该第二芯片与第一基底100之间的导热界面材料(未绘示)与第一基底100热接触，或通过与第一基底100直接接触与第一基底100热接触。请参照图6，图6为根据本发明实施方式的堆叠封装结构剖面示意图，其中与图3相同的部件使用与图3相同的标号并为求简洁省略其说明。本实施方式中的PoP结构相似于图3所示的PoP结构。与图3所示的PoP结构相比，不同之处为下封装体250的第二芯片202内可包括多个贯穿基底的通孔203。此外，多个贯穿基底的通孔203电连接第一基底100的多个接触/接合垫IOOc与第二基底200的多个接触/接合垫200d，使第二芯片202通过多个贯穿基底的通孔203与第一基底100及/或第二基底200电连接。同样地，第二芯片202可通过位于该第二芯片与第一基底100之间的导热界面材料(未绘示)或通过该第二芯片与第一基底100之间的直接接触与第一基底100热接触。根据上述实施方式，由于PoP结构的上封装体中封装基底可形成导热路径，因此上封装体与下封装体之间可在未放置任何散热片的情形下，消散PoP结构的下封装体所产生的热。因此，可防止装置效能降低并避免装置发生损害。此外，由于可在PoP结构的上封装体上设置额外的散热片，因此可通过散热片进一步消散PoP结构中芯片所产生的热，进而提升散热效率。请参照图7，图7为根据本发明实施方式的堆叠封装结构剖面示意图，其中与图1相同的部件使用与图1相同的标号并为求简洁省略其说明。本实施方式中的PoP结构其相似于图1所示的PoP结构，与图1所示的PoP结构相比，不同之处为上封装体350的第一基底300可包括印刷电路板(PCB)，且作为封装基底，其中至少三层铜层埋设于印刷电路板内的不同层位。在一个实施方式中，这些铜层包括多个接触/接合垫300a、多个接触/接合垫300b及散热板300c。一个或多个电浮置接合垫304位于第一基底300的下表面，其中电浮置接合垫304通过形成于第一基底300内的连接窗(via) 300d连接上述铜层的其中一层铜层(例如，散热板300c)。在一个实施方式中，第二芯片202的上表面与至少一个电浮置接合垫304热接触，通过由电浮置接合垫304、连接窗300d及散热板300c所构成的导热路径进行散热。在另一个实施方式中，第二芯片202可通过位于该第二芯片与电浮置接合垫304之间的导热界面材料(未绘示)，例如焊料凸块、铜凸块、热脂(由填入金属粉末的硅油所组成)、微米银或任何种类的相变化材料，与电浮置接合垫304热接触。在另一个实施方式中，第二芯片202可通过该第二芯片与电浮置接合垫304之间的直接接触与电浮置接合垫304热接触。上述接触/接合垫300a及300b用于第二芯片202与上封装体350之间的电连接。此外，上述多个接触/接合垫300a也用于第一芯片102与下封装体250之间的电连接。此夕卜，PoP结构还包括多个凸块302，设 置于第一基底300的接触/接合垫300b与第二基底200的接触/接合垫200b之间，使第一基底300及位于其上的第一芯片102电连接至第二基底200及位于第二基底200上的第二芯片202。请参照图8，图8为根据本发明实施方式的堆叠封装结构剖面示意图，其中分别与图2及图7相同的部件使用分别与图2及图7相同的标号并为求简洁省略其说明。不同于图2所示的PoP结构，图8中PoP结构的上封装体350的第一基底300可为印刷电路板，且作为封装基底，如图7所示的第一基底300。此外，多个导线112将第一芯片102的多个接触/接合垫102b电连接至第一基底300的多个接触/接合垫300e。在本实施方式中，第二芯片202的上表面与至少一个电浮置接合垫304热接触，通过由电浮置接合垫304、连接窗300d及散热板300c所构成的导热路径进行散热。请参照图9，图9为根据本发明实施方式的堆叠封装结构剖面示意图，其中分别与图3及图7相同的部件使用分别与图3及图7相同的标号并为求简洁省略其说明。不同于图3所示的PoP结构，图9中PoP结构的上封装体350的第一基底300可为印刷电路板，且作为封装基底，如图7所示的第一基底300。在本实施方式中，第二芯片202的上表面与至少一个电浮置接合垫304热接触，以通过由电浮置接合垫304、连接窗300d、散热板300c及散热片114所构成的导热路径进行散热。另外，在一个实施方式中，图7、图8及图9所示的第二芯片202内可分别包括多个贯穿基底的通孔(未绘示)，如图4、图5及图6所示的第二芯片202，使第二芯片202通过多个贯穿基底的通孔与第一基底300及/第二基底200电连接。
根据上述实施方式，由于PoP结构的上封装体中散热板及电浮置接合垫可形成导热路径，因此上封装体与下封装体之间可在未放置任何散热片的情形下，消散PoP结构的下封装体所产生的热。因此，可防止装置效能降低并避免装置发生损害。此外，由于可在PoP结构的上封装体上设置额外的散热片，因此可通过散热片进一步消散PoP结构中芯片所产生的热，进而提升散热效率。虽然本发明以较佳实施方式揭露如上，然而此较佳实施方式并非用以限定本发明，本领域技术人员不脱离本发明的精神和范围内，凡依本发明申请专利范围所做的均等变化与修饰，都应属本发明的涵盖`范围。
权利要求
1.一种堆叠封装结构，其特征在于，包括 上封装体，包括第一基底及安装在该第一基底上的第一芯片，其中该第一基底的热导率大于70WバmXK);以及 下封装体，位于该上封装体下方，包括第二基底及安装在该第二基底上的第二芯片，其中该第二芯片的上表面与该第一基底的下表面热接触。
2.根据权利要求1所述的堆叠封装结构，其特征在于，该上封装体还包括散热片，该散热片与该第一芯片的上表面热接触。
3.根据权利要求1所述的堆叠封装结构，其特征在于，该第一芯片通过多个凸块或导线电连接至该第一基底。
4.根据权利要求1所述的堆叠封装结构，其特征在于，该第一基底为硅基底。
5.根据权利要求1所述的堆叠封装结构，其特征在于，该第二芯片内包括多个贯穿基底的通孔，使该第二芯片通过该多个贯穿基底的通孔与该第一基底及/或该第二基底电连接。
6.根据权利要求1所述的堆叠封装结构，其特征在于，该第二芯片通过该第二芯片与该第一基底之间的导热界面材料或通过该第二芯片与该第一基底之间的直接接触与该第一基底热接触。
7.根据权利要求1所述的堆叠封装结构，其特征在于，该第二芯片通过该第二芯片与该第一基底之间的导热界面材料与该第一基底热接触，该导热界面材料包括焊料凸块、铜凸块、热脂或微米银。
8.根据权利要求1所述的堆叠封装结构，其特征在于，包括多个凸块，设置于该第一基底与该第二基底之间，使该第一基底电连接至该第二基底。
9.根据权利要求1所述的堆叠封装结构，其特征在于，该第二基底的热导率大于70W/(mXK)。
10.根据权利要求1所述的堆叠封装结构，其特征在于，该第二基底为硅基底。
11.一种堆叠封装结构，其特征在于，包括 上封装体，包括第一基底及安装在该第一基底上的第一芯片，其中至少ー个电浮置接合垫位于该第一基底的下表面；以及 下封装体，位于该上封装体下方，包括第二基底及安装在该第二基底上的第二芯片，其中该第二芯片的上表面与该电浮置接合垫热接触。
12.根据权利要求11所述的堆叠封装结构，其特征在于，该上封装体还包括散热片，该散热片与该第一芯片的上表面热接触。
13.根据权利要求11所述的堆叠封装结构，其特征在干，该第一芯片通过多个凸块或导线而电连接至该第一基底。
14.根据权利要求11所述的堆叠封装结构，其特征在于，该第一基底为印刷电路板。
15.根据权利要求14所述的堆叠封装结构，其特征在于，至少三层铜层埋设于该印刷电路板内的不同层位，且其中该电浮置接合垫连接至该至少三层铜层的其中ー层铜层。
16.根据权利要求11所述的堆叠封装结构，其特征在于，该第二芯片内包括多个贯穿基底的通孔，使该第二芯片通过该多个贯穿基底的通孔与该第一基底及/或该第二基底电连接。
17.根据权利要求11所述的堆叠封装结构，其特征在于，该第二芯片通过该第二芯片与该电浮置接合垫之间的导热界面材料或通过该第二芯片与该电浮置接合垫之间的直接接触与该电浮置接合垫热接触。
18.根据权利要求11所述的堆叠封装结构，其特征在于，该第二芯片通过该第二芯片与该电浮置接合垫之间的导热界面材料与该电浮置接合垫热接触，该导热界面材料包括焊料凸块、铜凸块、热脂或微米银。
19.根据权利要求11所述的堆叠封装结构，其特征在于，包括多个凸块，设置于该第一基底与该第二基底之间，使该第一基底电连接至该第二基底。
全文摘要
本发明提供一种堆叠封装结构。堆叠封装结构包括上封装体以及位于其下方的下封装体。上封装体包括第一基底及安装在第一基底上的第一芯片。第一基底的热导率大于70W/(m×K)。下封装体包括第二基底及安装在第二基底上的第二芯片。第二芯片的上表面与第一基底的下表面热接触。本发明所提出的堆叠封装结构，可以减轻或排除堆叠封装结构散热的问题。
文档编号H01L23/367GK103050455SQ20121041764
公开日2013年4月17日 申请日期2012年10月17日 优先权日2011年10月17日
发明者陈泰宇, 张峻玮, 吴忠桦 申请人:联发科技股份有限公司