一种芯片封装结构的制作方法
【技术领域】
[0001]本实用新型属于半导体制造领域，涉及一种芯片封装结构。
【背景技术】
[0002]半导体工业经历了快速的成长，由于电子元件整合密度的改善，人们倾向于追求更小及更具有创造性的半导体芯片封装技术。在扇出型结构中，芯片的输入及输出焊盘分布于芯片所处区域外部，因此，半导体器件输入、输出焊盘的数量可以增加。
[0003]传统的扇出型晶圆级封装(Fan-out wafer level packaging,FOWLP) 一般包括如下几个步骤:首先从晶圆切下单个微芯片，并采用标准拾放设备将芯片正面朝下粘贴到载体的粘胶层上；然后形成塑封层，将芯片嵌入塑封层内；在塑封层固化后，去除载体及粘胶层，然后进行再分布引线层工艺及植球回流工艺，最后进行切割和测试。
[0004]再分布引线层(Redistribut1n Layers，RDL)是倒装芯片组件中芯片与封装之间的接口界面。再分布引线层是一个额外的金属层，由核心金属顶部走线组成，用于将裸片的I/O焊盘向外绑定到诸如凸点焊盘等其它位置。凸点通常以栅格图案布置，每个凸点都浇铸有两个焊盘(一个在顶部，一个在底部)，它们分别连接再分布引线层和封装基板。
[0005]随着半导体芯片的输入、输出焊盘数量的增加，为了完成芯片与芯片之间的互连，需要更大的分布面积。更重要的是，最新的器件中通常需要一个以上的再分布引线层(RDL)，这意味着更多的分布面积是必要的，这给传统的二维扇出型封装工艺带来了很大的挑战。
[0006]先进的包装技术，如3D TSV (Through Silicon Via，娃通孔)，POP (Package onPackage，堆叠封装)，3D SiP (System in Package，系统级封装)可以减少封装尺寸，实现单个封装单元之间的互连，然而，其单位再分布面积仍然有待提高。
[0007]因此，如何提供一种芯片封装结构，以实现再分布面积的最大化，并提高封装效率，减少生产成本，成为本领域技术人员亟待解决的一个重要技术问题。
【实用新型内容】
[0008]鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种芯片封装结构，用于解决现有技术中芯片封装结构的再分布面积不足的问题。
[0009]为实现上述目的及其他相关目的，本实用新型提供一种芯片封装结构，包括:
[0010]塑封层；
[0011]嵌于所述塑封层中的至少两个半导体芯片及至少一个互连结构；所述互连结构包括支撑体及上下贯穿所述支撑体的若干导电柱；
[0012]形成于所述塑封层上表面的第一介质层及下表面的第二介质层；所述第一介质层及第二介质层中形成有若干与半导体芯片电性引出及所述导电柱所对应的第一通孔；
[0013]由填充于所述第一通孔内的导电金属及分布于所述第一介质层及第二介质层表面的金属线路构成的再分布引线层。
[0014]可选地，所述芯片封装结构中，至少有一个芯片正面朝上设置，且至少有一个半导体芯片正面朝下设置。
[0015]可选地，所述导电柱的横截面包括多边形、圆形及椭圆形中的至少一种。
[0016]可选地，所述支撑体的横截面包括多边形、圆形及椭圆形中的至少一种。
[0017]可选地，所述互连结构中，各导电柱呈点阵排列。
[0018]可选地，所述支撑体的介电常数小于或等于3.9。
[0019]可选地，所述导电柱的材料选自Al、Cu、Sn、N1、Au及Ag中的至少一种。
[0020]可选地，所述再分布引线层表面形成有凸点下金属层，所述凸点下金属层表面形成有焊球凸点。
[0021]可选地，所述第一介质层及第二介质层表面形成有覆盖所述再分布引线层的第三介质层，所述第三介质层中形成有容纳所述凸点下金属层的第三通孔。
[0022]可选地，所述第一介质层或所述第二介质层的材料选自氧化硅、磷硅玻璃、硅氧碳化合物、聚酰亚胺、苯并环丁烯、聚苯并恶唑中的任意一种。
[0023]如上所述，本实用新型的芯片封装结构，具有以下有益效果:本实用新型通过在封装过程中加入互连结构，可以有效增加再分布面积。通过所述互连结构的帮助，再分布面积不局限于半导体芯片正面(焊盘暴露的一面)，还可以扩展到半导体芯片背面。更重要的是，在封装过程中，不一定全部的半导体芯片都需要正面朝上或正面朝下，即可以部分半导体芯片正面朝上、部分半导体芯片正面朝下设置。通过本实用新型的芯片封装结构，再分布面积可以得到最大化，从而有效实现芯片与芯片之间的互连，并有利于节约生产成本。
【附图说明】
[0024]图1显示为本实用新型的芯片封装结构的剖面结构示意图。
[0025]图2显示为本实用新型的芯片封装结构的一种封装方法的工艺流程图。
[0026]图3?图19显示为本实用新型的芯片封装结构的一种封装方法各步骤所呈现的结构示意图。
[0027]元件标号说明
[0028]1载体
[0029]2粘合层
[0030]3半导体芯片
[0031]4互连结构
[0032]5支撑体
[0033]6导电柱
[0034]7第二通孔
[0035]8基板
[0036]9模塑材料
[0037]10塑封层
[0038]11第一介质层
[0039]12第二介质层
[0040]13第一通孔
[0041]14再分布引线层
[0042]15第三介质层
[0043]16第三通孔
[0044]17凸点下金属层
[0045]18焊球凸点
[0046]S1 ?S6步骤
【具体实施方式】
[0047]以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
[0048]请参阅图1至图19。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0049]实施例一
[0050]本实用新型提供一种芯片封装结构，如图1所示，该芯片封装结构包括:
[0051]塑封层10 ;
[0052]嵌于所述塑封层10中的至少两个半导体芯片3及至少一个互连结构4 ;所述互连结构4包括支撑体及上下贯穿所述支撑体的若干导电柱；
[0053]形成于所述塑封层10上表面的第一介质层11及下表面的第二介质层12 ;所述第一介质层11及第二介质层12中形成有若干与半导体芯片3电性引出及所述导电柱所对应的第一通孔；
[0054]由填充于所述第一通孔内的导电金属及分布于所述第一介质层12及第二介质层13表面的金属线路构成的再分布引线层14。
[0055]具体的，所述再分布引线层14表面还可形成有凸点下金属层17，所述凸点下金属层17表面形成有焊球凸点18。其中，所述第一介质层11及第二介质层12表面形成有覆盖所述再分布引线层14的第三介质层15，所述第三介质层15中形成有容纳所述凸点下金属层17的第三通孔。
[0056]特别的，本实用新型的芯片封装结构中，不一定全部的半导体芯片都需要正面朝上或正面朝下，即可以至少有一个半导体芯片正面朝下设置，且至少有一个半导体芯片正面朝下设置。
[0057]作为示例，图1显示了所述芯片封装结构中包括2个半导体芯片的情形，其中一个半导体芯片正面朝上、另一个半导体芯片正面朝下，每个半导体芯片正面及背面均形成有再分布引线层14，从而在相同器件尺寸下大大扩展了再分布面积，且两个半导体芯片之间通过所述互连结构轻松实现互连。
[0058]具体的，所述互连结构4的高度最好与所述半导体芯片相同或大致相同。所述导电柱的横截面包括多边形、圆形及椭圆形中的至少一种；所述支撑体的横截面包括多边形、圆形及椭圆形中的至少一种。
[0059]作为示例