静电放电保护电路与集成电路的制作方法

本发明涉及一种静电放电保护电路，且特别涉及一种于静电放电发生时，防止静电放电电流通入集成电路中核心工作电路的静电放电保护电路。
背景技术：
：集成电路（IntegratedCircuit，IC）或者一些电子组件在实际使用环境中可能会遭受静电放电(electrostaticdischarge，ESD)的影响而导致损坏。例如集成电路在运输或者组装过程中，由于带有静电电荷之外部物体，例如人体、接触集成电路之输入/输出端（I/O端口）时，静电电荷迅速自外部物体转移至输入/输出端，从而产生静电放电的现象，静电放电发生时，能够产生较大的静电电压和静电电流，该静电电荷足以损坏集成电路内部的核心工作电路。其中，所述的核心工作电路为集成电路中全部的工作电路，例如逻辑电路、信号处理电路等。因此必须在集成电路之输入/输出端之间设置低电阻旁路，用作静电电流宣泄路径，以阻止静电电路进入核心工作电路。然而，当静电电流较大，低电阻旁路无法对静电电路进行及时宣泄时，部分静电电流还是会自输入/输出端进入核心工作电路，由此，在静电电流宣泄的同时还需阻止静电电流进入核心工作电路成为急待解决的课题。技术实现要素：有鉴于此，有必要提供一种可靠性较高之静电放电保护电路。进一步，提供一种具有该静电放电保护电路的集成电路。一种静电放电保护电路，包括：一静电放电侦测单元，耦接于一第一导电端与一第二导电端之间，用于侦测该第一导电端是否有静电放电发生，并且输出对应的侦测信号，该第一导电端用于提供一刻录电压或者传输数据信号至一核心工作电路；一静电放电单元，耦合于该第一导电端与该第二导电端之间，用于将第一导电端聚集的静电电荷宣泄至该第二导电端；及一开关单元，耦接于该第一导电端与一工作电路之间，用以依据该侦测信号选择性将该第一导电端与该工作电路电性导通或者断开；该开关单元包括选择开关、第一控制开关以及第二控制开关，该选择开关耦接该第一导电端与该工作电路，该第一控制开关与该第二控制开关串联于该第一导电端与第三导电端之间以控制该选择开关处于导通或截止状态；当该第一导电端具有静电放电电流时，该侦测信号控制该第一控制开关处于导通状态，使得该选择开关处于截止状态，该第一导电端与该工作电路电性断开；当该第一导电端提供该刻录电压或传输数据信号至该核心工作电路时，该侦测信号控制该第一控制开关处于截止状态，该第二控制开关在一开启电压控制下处于导通状态，使得该选择开关在第三导电端的电压控制下处于导通状态，该第一导电端与该工作电路电性导通。一种集成电路，包括：一第一导电端；一第二导电端；一核心工作电路，该核心工作电路用于自该第一导电端提供之一刻录电压或者传输之数据信号；及前述的静电放电保护电路。相较于现有技术，开关单元通过第一控制开关与第二控制开关控制耦接于第一导电端与核心工作电路之间的选择开关之导通或者截止，从而在集成电路正常工作时，使得第一导电端与核心工作电路正常电性导通，在集成电路运输或者组装过程中，由于人体接触而在第一导电端产生静电放电现象时，除通过静电放电单元宣泄静电电路时，同时使得第一导电端能够准确、可靠地与核心工作电路电性断开，防止静电电路进入核心工作电路。附图说明图1为本发明第一实施方式中静电放电保护电路之电路方框图。图2为图1所示静电放电保护电路之具体电路结构图。图3为本发明第二实施方式中静电放电保护电路之电路结构图。图4为本发明第三实施方式中静电放电保护电路之电路结构图。图5为本发明第四实施方式中静电放电保护电路之电路结构图。图6为本发明第五实施方式中静电放电保护电路之电路结构图。主要元件符号说明集成电路100、200、300、400、500静电放电保护电路10、20、30、40、50第一导电端101、201、301、401、501第二导电端102、202、302、402、502核心工作电路X静电放电侦测单元110、210、310、410、510侦测输入端110a、410a侦测输出端110b、410b电阻性组件111、411电容性组件112、412静电放电启动单元120、220、320、420、520第一输入端120a、520a第一输出端120b、520b第一开关121第二开关122静电放电单元130、230、330、430、530启动端130a放电开关131开关单元140、240、340、440、540第一传输端140a第二传输端140b第一控制端140c第二控制端140d、240d、540d选择开关141、241、341、441、541第一控制开关142、242、342、442、542第二控制开关143、243、343、443、543限流单元144、244、344、444、544控制节点A第一晶体管P1第二晶体管N1第三晶体管N2第四晶体管P2第五晶体管P3第六晶体管N3第七晶体管P4第八晶体管N4第九晶体管P5电阻R0电容C0如下具体实施方式将结合上述附图进一步说明本发明。具体实施方式下面结合附图具体说明本发明之静电放电保护电路之具体结构。请参阅图1，其为本发明静电放电保护电路10之电路方框图。静电放电保护电路10系应用于集成电路100的任意一输入/输出端（I/O端）与核心工作电路X之间之静电放电保护。本实施方式中，定义其中任意一输入/输出端为第一导电端101，核心工作电路X为集成电路100中全部之工作电路，例如逻辑电路、信号处理电路等。需要说明的是，集成电路100在生产、运输、组装以及使用过程中可能产生静电放电的情况包括三种：人体模型（HumanBodyModel,HBM），机器模型（MachineModel,MM）以及充电器件模型（ChargedDeviceModel,CDM），本实施方式主要就人体接触集成电路100之第一导电端101产生静电放电之人体模型HBM之保护进行说明。集成电路100可以为一次性可编程的非易失性存储器、多次可编程的非易失性存储器等集成电路。第一导电端101用于为核心工作电路X提供刻录电压Vp以及输入或者输出数据信号（Data）。人体所带有之静电电荷主要在第一导电端101产生静电放电，且静电放电产生之静电电流较易自第一导电端101进入核心工作电路X。静电放电保护电路10之功效为将自第一导电端101之静电电流快速、准确地宣泄至第二导电端102，本实施方式中，第二导电端102为接地端或者电源端，从而防止静电电流进入核心工作电路X。本实施方式所述的核心工作电路X主要为可编程逻辑电路，例如可编程存储单元、逻辑处理电路等。集成电路100包括有多种状态，本实施方式主要对集成电路100之正常工作状态与静电放电状态二种状态进行说明。其中，集成电路之正常工作状态包括刻录状态与信息传输状态。所述之刻录状态主要系自第一导电端101提供一刻录电压Vp，该刻录电压Vp启动核心工作电路X进行信息之写入操作。所述之信息传输状态主要系通过第一导电端101传输信息，此时，第一导电端101与集成电路之电源电压Vd相同。当集成电路100处于正常工作状态时，自第一导电端101加载刻录电压Vp或者电源电压Vd，本实施方式中，该刻录电压Vp可以为7V，电源电压为3.3V。当集成电路100处于静电放电状态时，亦即集成电路100在运输、包装等与人体接触的状态中，此时，集成电路100并未不会处于工作状态，同时亦不会加载电源电压，由此，第一导电端101并未加载刻录电压Vp或者电源电压Vd，同时，电源供应端VDD亦未提供电源电压Vd，而此时，第一导电端101之电压等于其聚集之静电电荷之静电电压Ve。本实施方式中，静电放电保护电路10包括静电放电侦测单元110、静电放电启动单元120、静电放电单元130以及开关单元140。静电放电侦测单元110耦接于第一导电端101与第二导电端102之间，用于侦测第一导电端101处于正常工作状态或静电电荷放电状态。静电放电侦测单元110包括侦测输入端110a与侦测输出端110b。其中，侦测输入端110a耦接该第一导电端101，静电放电侦测单元110依据该侦测输入端110a所侦测之第一导电端101之电压状态，并自侦测输出端110b输出一侦测信号，以表征第一导电端101是否有静电放电之情况。具体地，例如，当第一导电端101加载刻录电压Vp或者电压Vd时，该静电放电侦测单元110自侦测输出端110b输出一高电位信号；当第一导电端101聚集静电电荷并且具有静电放电现象时，该静电放电侦测单元110自侦测输出端110b输出一低电位信号。本实施方式中，该高电位信号可以为3.3V-7V，该低电位信号可以为0V。静电放电启动单元120亦耦接于第一导电端101与第二导电端102之间，同时，静电放电启动单元120还耦接静电放电侦测单元110与静电放电单元130。静电放电启动单元120包括第一输入端120a以及第一输出端120b。具体地，第一输入端120a耦接该侦测输出端110b，该第一输出端120b耦接该静电放电单元130，该静电放电启动单元120依据该侦测信号自该第一输出端120b输出一与该侦测信号相位相反之启动信号至静电放电单元130，以启动静电放电单元130进行静电电流之宣泄传输。静电放电单元130耦接于第一导电端101与第二导电端102之间，用于将第一导电端101之静电放电产生的静电电流宣泄至第二导电端102。静电放电单元130可以耦接于静电放电启动单元120上，并且通过启动信号之启动开始泄放静电电流，亦可以无需通过启动信号之启动，直接对静电电流进行泄放。本实施方式中，静电放电单元130包括一启动端130a，该启动端耦接该第一输出端120b，用于接收该启动信号，静电放电单元130在启动信号之驱动下开始工作并宣泄静电电流。开关单元140耦接在第一导电端101与核心工作电路X之间，同时还耦接该静电放电侦测单元110之侦测输出端110b，用于依据该侦测信号控制第一导电端101与核心工作电路X选择性地电性导通或电性断开，以使得核心工作电路X在正常工作状态时，能够自第一导电端101正确地电性导通并进行信号之交互传输，同时在第一导电端101聚集有静电电荷或者有静电放电现象时，能够准确地使得核心工作电路X与第一导电端101电性断开，防止静电电流进入核心工作电路X对其组件产生破坏。开关单元140包括第一传输端140a、第二传输端140b、第一控制端140c以及第二控制端140d，第一传输端140a耦接该第一导电端101，第二传输端140b耦接该核心工作电路X，第一控制端140c耦接该侦测输出端110b，第二控制端140d耦接电源供应端VDD。开关单元140通过第一控制端140c接受该侦测信号，以选择性地控制第一传输端140a与第二传输端140b电性导通或电性断开，同时，还通过第二控制端140d是否接受到一开启电压来控制第一传输端140a与第二传输端140b之导通。该开启电压表征该第一导电端101处于工作状态或者处于静电放电状态，当该第一导电端101处于正常工作状态，该开启电压之电压等于电源电压Vd，为高电压信号；当该第一导电端101处于静电放电状态，该开启电压为浮接之低电位信号，从而对应使得开关单元140在集成电路100正常工作时使得第一导电端101与核心工作电路X可靠地电性导通。具体地，请参阅图2，图2为图1所示静电放电保护电路10之具体电路结构示意图。静电放电侦测单元110包括电阻性组件111以及电容性组件112。该电阻性组件111耦接于第一导电端101与侦测输出端110b之间。该电容性组件112耦接于侦测输出端110b与第二导电端102之间。该电阻性组件111与电容性组件112构成RC滤波电路，用于侦测第一导电端101是否有静电放电现象，并且自侦测输出端110b输出对应之侦测信号。本实施方式中，该电阻性组件111为一电阻R0，该电容性组件112为一电容C0。静电放电启动单元120包括第一开关121与第二开关122。第一开关121耦接于第一导电端101、第一输入端120a以及第一输出端120b之间，第二开关122耦接于第一输入端120a、第一输出端120b与第二导电端102之间，第一开关121与第二开关122在第一输入端120a与第一输出端120b之间构成一反相器结构。本实施方式中，第一开关121为P型的第一晶体管P1，该第一晶体管P1之栅极耦接该第一输入端120a，源极与基底端耦接该第一导电端101，漏极耦接该第一输出端120b。第二开关122为N型的第二晶体管N1，该第二晶体管N1之栅极耦接该第一输入端120a，漏极耦接该第一输出端120b，源极与基底端耦接该第二导电端102。静电放电单元130还包括一放电开关131，放电开关131耦接该第一导电端101、第二导电端102以及启动端130a，用于在启动信号控制下处于导通状态或者截止状态，当放电开关131处于导通状态时，第一导电端101与第二导电端102电性导通，从而为第一导电端101之静电电流提供宣泄路径；当放电开关131处于截止状态时，第一导电端101与第二导电端102电性断开。放电开关131为一N型的第三晶体管N2，该第三晶体管N2之栅极（gate）耦接该启动端130a，漏极(drain)耦接该第一导电端101，源极(source)与基底端(body/bulk)耦接该第二导电端102。开关单元140包括选择开关141、第一控制开关142、第二控制开关143以及限流单元144。选择开关141耦接该第一导电端101与核心工作电路X之间，本实施方式中，选择开关141为一P型的第四晶体管P2，该第四晶体管P2之源极与基底端耦接该第一导电端101，漏极耦接该核心工作电路X，栅极耦接于控制节点A。第一控制开关142耦接该第一导电端101、第一控制端140c以及控制节点A，本实施方式中，第一控制开关142为P型的第五晶体管P3，该第五晶体管P3之栅极耦接该第一控制端140c，源极与基底端耦接该第一传输端140a，漏极耦接该控制节点A。限流单元144耦接于该控制节点A与第二控制开关143之间，用于限定流过第二控制开关143之电流，以更为准确地控制节点A之电压。本实施方式中，限流单元144为一限流电阻，较佳地，该限流单元144之电阻值为10KΩ。第二控制开关143耦接于该限流单元144、第二导电端102、第二控制端140d以及第三导电端103之间，用于在第二控制端140d之控制下使得控制节点A与第二导电端102电性导通或电性断开，以使得控制节点A的电压在集成电路100正常工作状态时等于第三导电端103之电压，进而控制选择开关141处于导通状态。本实施方式中，第三导电端103为接地端，第三导电端103之电压为0V。具体地，第二控制开关143为一N型的第六晶体管N3，该第六晶体管N3之栅极耦接该第二控制端140d，漏极耦接该限流单元144，源极与基底端分别耦接第二导电端102。下面结合图2，具体说明静电放电保护电路10之工作过程与原理。当集成电路100处于正常工作状态时，第一导电端101提供一刻录电压VP或者电源电压Vd，静电放电侦测单元110之侦测输入端110a加载该刻录电压，电阻性组件111与电容性组件112构成之RC滤波电路在侦测输出端110b输出一高电位之侦测信号。静电放电启动单元120之第一输入端120a则自该侦测输出端110b接收该高电位之侦测信号。第一开关121在高电位之侦测信号控制下处于截止状态，第二开关122则在高电位之侦测信号控制下处于导通状态，从而自第一输出端120b输出一低电位之启动信号。静电放电单元130在低电位之驱动信号控制下处于截止状态。开关单元140之第一控制端140c自侦测输出端110b接收该高电位之侦测信号，由此，第一控制开关142处于截止状态。第二控制端140d自电源供应端VDD接收电源电压Vd作为开启电压，第二控制开关143处于导通状态，由此，控制节点A与第三导电端103电性导通，且等于第二导电端102之低电位电压，由此，选择开关141处于导通状态，从而使得第一导电端101与核心工作电路X电性导通，则第一导电端101提供一刻录电压VP传输至核心工作电路X，从而启动核心工作电路X，使得核心工作电路X开始工作。当集成电路100聚集有静电荷或处于静电放电状态时，第一导电端101之电压等于聚集之静电电荷之静电电压Ve，电源供应端VDD并未提供电源电压Vd，呈浮接状态（floating）。此时，若静电电压Ve为正脉冲时，由于RC滤波电路之延迟特性，电阻性组件111与电容性组件112具有延迟时间τ，由此，自侦测输入端110a加载静电电压Ve到侦测输出端110b输出该静电电压Ve亦具有延迟时间τ，由此，在该延迟时间τ内，侦测输出端110b输出一低电位之侦测信号，低电位之侦测信号加载至第一输入端120a，则第一输出端120b输出一高电位之启动信号至静电放电单元130之启动端130a。静电放电单元130之放电开关131在该高电位之启动信号控制下处于导通状态，从而使得第一导电端101与第二导电端102电性导通，为第一导电端101之静电放电电流提供一快速宣泄路径。可以理解，在延迟时间τ内，第一导电端101之静电放电电流已宣泄完成，另外，延迟时间τ系可依据实际电路进行调整设计。同时，低电位之侦测信号加载至开关单元140之第一控制端140c，第一控制开关142在低电位侦测信号控制下处于导通状态，由此，控制节点A处于高电位，对应地，选择开关141则在控制节点A之高电位控制下处于截止状态，使得第一导电端101与核心工作电路X处于电性断开状态，防止静电电荷形成的静电流进入核心工作电路。若静电电压Ve为负脉冲时，放电开关131之寄生二极管（图未示）导通，亦可为静电电流在第一导电端101与第二导电端102之间提供宣泄导电路径。相较于先前技术，开关单元140通过第一控制开关142与第二控制开关143来控制耦接于第一导电端101与核心工作电路X之间的选择开关141之导通或者截止，从而在集成电路100正常工作时，使得第一导电端101与核心工作电路X正常电性导通，在集成电路100运输或者组装过程中，由于人体接触而在第一导电端101产生静电放电现象时，除通过静电放电单元130宣泄静电电路时，同时使得第一导电端101能够准确、可靠地与核心工作电路X电性断开，防止静电电路进入核心工作电路X。请参阅图3，其为本发明第二实施方式之静电放电保护电路20之电路结构示意图。本实施方式之静电放电保护电路20与第一实施方式之静电放电保护电路10之结构基本相同，区别仅在于开关单元240仅包括选择开关241、第一控制开关242以及第二控制开关243，并不包括静电放电保护电路10之限流单元144，第二控制开关243直接耦接于控制节点A、第三导电端203以及第二控制端240d之间，从而省略了限流单元144之占据空间，提高静电放电保护电路20之布局空间。请参阅图4，其为本发明第三实施方式之静电放电保护电路30之电路结构示意图。本实施方式之静电放电保护电路30与第一实施方式之静电放电保护电路10之结构基本相同，区别仅在于该静电放电保护电路30并不包括静电放电启动单元120，且该静电放电单元330直接耦接于该第一导电端301与第二导电端302之间，其无需侦测信号之启动，而是当第一导电端301聚集有静电电荷或者具有静电放电现象时，寄生双载子晶体管(未标示)会自动处于导通状态从而为静电电流提供导通回路，将静电电流宣泄至第二导电端302。具体地，该静电放电单元330为一栅极接地之N型晶体管，该N型晶体管之漏极耦接该第一导电端301，栅极、源极以及基底端耦接第二导电端102，构成以GG-NMOS结构之静电放电保护。请参阅图5，其为本发明第四实施方式之静电放电保护电路40之电路结构示意图。本实施方式之静电放电保护电路40与第一实施方式之静电放电保护电路10之结构基本相同，区别仅在于静电放电侦测单元410中，该电阻性组件411为一P型的第七晶体管P4，该第七晶体管P4之栅极耦接接地端，源极与基底端耦接该侦测输入端410a，漏极耦接该侦测输出端410b。该电容性组件412为N型的第八晶体管N4，该第八晶体管N4之栅极耦接该侦测输出端410b，作为该电容性组件的其中一电极端，基底端、源极与漏极耦接于该第二导电端402作为该电容性组件的另外一电极端。通过第七晶体管P4与第八晶体管N4构成RC滤波电路能够减小组件之占用空间，提高静电放电保护电路40以及集成电路400之组件设计空间。请参阅图6，其为本发明第五实施方式之静电放电保护电路50之电路结构示意图。本实施方式之静电放电保护电路50与第四实施方式之静电放电保护电路40之结构基本相同，区别仅在于该开关单元540还包括第三控制开关545，该第三控制开关545耦接该第二控制端540d、第一输入端520a与第一输出端520b之间，用于为第二控制端540d提供一开启电压，以控制该第三控制开关545处于导通状态。具体地，第三控制开关545为一P型的第九晶体管P5，该第九晶体管P5之漏极耦接该第二控制端540d，栅极耦接该第一输出端520b，源极与基底端同时耦接该第一输入端520a。由此，当集成电路处于正常工作状态或者待机状态时，第一输入端520a提供一3.3V之工作电压或7V之刻录电压至该第三控制开关545之源极，第一输出端520b提供一0V之反相电压至第三控制开关545之栅极，由此，第三控制开关545处于导通状态，同时，提供一至少为3.3V的电压至该第二控制端540d，从而使得第二控制开关543以及选择开关541处于导通状态，第一导电端501提供一刻录电压（7V）或者电源电压（3.3V）至核心工作电路X。以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。当前第1页1 2 3