一种伺服控制器的制作方法

本实用新型主要涉及伺服控制技术领域，特指一种伺服控制器。

背景技术：

伺服控制系统是指能准确、快速的响应某一给定信号及其变化的执行系统，给定信号通常包括位置、速度、转矩等信号，整个系统包括执行机构、检测机构、控制器和驱动电路等。伺服控制系统最初用于国防军工，如火炮控制、导弹发射、光电跟踪等方面，后逐渐推广到民用的众多领域，如机器人控制、数控机床、自动化生产线等。随着信息、自动化技术的不断发展，对伺服控制系统的体积、兼容性、效率、智能化、性能等方面提出了更高的要求。

技术实现要素：

本实用新型要解决的技术问题就在于：针对现有技术存在的技术问题，本实用新型提供一种结构简单、运行效率高且功能丰富的伺服控制器。

为解决上述技术问题，本实用新型提出的技术方案为：

一种伺服控制器，包括ARM处理器、FPGA电路、数据转换模块、网络通信模块、串口通信模块、编码器接口模块、CAN通信模块、输入输出接口模块和电源模块；所述电源模块分别与ARM处理器、FPGA电路和各模块相连，用于提供电源；所述数据转换模块、网络通信模块、CAN通信模块和输入输出接口模块分别与所述ARM处理器相连；所述编码器接口模块与所述FPGA电路相连，所述串口通信模块分别与所述ARM处理器和FPGA电路相连。

作为上述技术方案的进一步改进：

所述数据转换模块包括AD转换电路和DA转换电路，所述AD转换电路和DA转换电路均通过隔离电路与ARM处理器进行隔离。

所述AD转换电路和DA转换电路均通过SPI接口与ARM处理器相连。

所述编码器接口模块包括多路同步串行接口，与FPGA电路之间进行差分信号传输。

所述串口通信模块包括一个以上的RS422串口和一个以上的RS232串口。

所述输入输出接口模块通过光耦隔离芯片与所述ARM处理器连接。

所述ARM处理器与FPGA电路之间通过FSMC接口相连。

所述ARM处理器、FPGA电路、数据转换模块、网络通信模块、串口通信模块、编码器接口模块、CAN通信模块和输入输出接口模块均集成于同一电路板上。

与现有技术相比，本实用新型的优点在于：

本实用新型的伺服控制器，采用ARM处理器和FPGA电路的构架，ARM控制器可以很好的支持操作系统，而FPGA可实现硬件编程，能够实现实时任务和非实时任务的设计与规划，实现系统的高可靠性和高实时性，极大提高运行效率；集成了网络通信模块、串口通信模块和CAN通信模块等多种通讯方式，可以连接不同接口的设备，具有较高的扩展性；ARM处理器、FPGA电路、数据转换模块、网络通信模块、串口通信模块、编码器接口模块、CAN通信模块和输入输出接口模块均集成于同一电路板上，结构紧凑、占用体积小。

本实用新型的伺服控制器，电路设计上充分考虑了电磁兼容和抗干扰能力，多个独立电源物理上相互隔离；通过FPGA硬核接口管理模块，能够很方便的实现支持多种制式绝对位移传感器协议和非制式位移传感器。

附图说明

图1为本实用新型的方框结构示意图。

图2为本实用新型中电源模块的电路图。

图3为本实用新型中ARM处理器的电路图。

图4为本实用新型中AD转换电路的电路图。

图5为本实用新型中DA转换电路的电路图。

图6为本实用新型中网络通信模块的电路图。

图7为本实用新型中CAN通信模块的电路图。

图8为本实用新型中编码器接口模块的电路图。

图9为本实用新型中RS422串口的电路图。

图10为本实用新型中RS232串口的电路图。

图11为本实用新型中输出隔离电路的电路图。

图12为本实用新型中输入隔离电路的电路图。

图中标号表示：1、ARM处理器；2、FPGA电路；3、数据转换模块；4、网络通信模块；5、串口通信模块；6、编码器接口模块；7、CAN通信模块；8、输入输出接口模块；9、电源模块。

具体实施方式

以下结合说明书附图和具体实施例对本实用新型作进一步描述。

如图1和图2所示，本实施例的伺服控制器，包括ARM处理器1、FPGA电路2、数据转换模块3、网络通信模块4、串口通信模块5、编码器接口模块6、CAN通信模块7、输入输出接口模块8和电源模块9；其中ARM处理器1、FPGA电路2、数据转换模块3、网络通信模块4、串口通信模块5、编码器接口模块6、CAN通信模块7和输入输出接口模块8均集成于同一电路板上；电源模块9分别与ARM处理器1、FPGA电路2和各模块相连，用于提供电源；数据转换模块3、网络通信模块4、CAN通信模块7和输入输出接口模块8分别与ARM处理器1相连；编码器接口模块6与FPGA电路2相连，串口通信模块5分别与ARM处理器1和FPGA电路2相连。本实用新型的伺服控制器，采用ARM处理器1和FPGA电路2的构架，ARM处理器1可以很好的支持操作系统，而FPGA电路2可实现硬件编程，能够实现实时任务和非实时任务的设计与规划，实现系统的高可靠性和高实时性，极大提高运行效率；集成了网络通信模块4、串口通信模块5和CAN通信模块7等多种通讯方式，可以连接不同接口的设备，具有较高的扩展性；ARM处理器1、FPGA电路2、数据转换模块3、网络通信模块4、串口通信模块5、编码器接口模块6、CAN通信模块7和输入输出接口模块8均集成于同一电路板上，结构紧凑、占用体积小。

如图2所示，整个系统由外部提供24V供电电源，24V电源经过电源模块9后转换为互相隔离的±12V以及两路+5V电压，分别为各部件进行供电。ARM处理器1选用的是意法半导体的STM32H743，此芯片为意法半导体新推出的Cortex-M7内核处理器，其主频能高达400MHz,其运算速度最高可达856DMIPS，性能强悍，含有丰富的外设，并能与其它系列有着良好的兼容性。同时采用最新的CubeMX开发套件进行辅助编程能极大的缩短开发周期并降低开发难度。ARM处理器1外围电路简单，包括复位电路、晶振和JTAG调试接口，其电路如图3所示。FPGA选用的是Intel公司的IV系列，包含多达11.5万个垂直排列的LE、4Mb嵌入式内存和266个18x18嵌入式乘法器，其成本低廉，电路配置简单，FPGA的灵活性和高度集成特性，可以设计体积更小、成本更低的器件，降低系统总成本。

本实施例中，数据转换模块3包括AD转换电路和DA转换电路，AD转换电路和DA转换电路均通过隔离电路与ARM处理器1进行隔离。AD转换电路主要是采集当前电机的电流大小，作为整个系统的电流环反馈量，将采集到的电压量通过SPI接口发送至ARM处理器1；实现闭环控制；DA转换电路是系统经过一系列解算后得到最终的指令输出值给驱动器。AD转换电路选用TI公司的ADS8694IDBTR芯片，DA转换电路选用的是TI公司的DAC8734SPFB，AD芯片和DA芯片均通过SPI接口与ARM处理器1相连接，之间通过ADUM3151芯片进行隔离，其电路图分别如图4和图5所示。

如图6所示，本实施例中，STM32F743自带网络通信模块4(以太网模块)，采用了RMII模式，此模式下CPU仅需要9路信号线与外部PHY芯片进行连接，PHY芯片选用的是美国国家半导体公司的DP83848CVV，通过JXD0-0006NL变压器网口接入网络，通过网口接收指令信息。

如图7所示，控制器局域网总线(CAN，Controller Area Network)是一种用于实时应用的串行通讯协议总线，它可以使用双绞线来传输信号，是世界上应用最广泛的现场总线之一，具有实时性强、传输距离较远、抗电磁干扰能力强、成本低等优点。本实施例中的CAN通信模块7使用了两个CAN通信接口，采用CAT8251AT进行收发隔离，通过CAN总线接口，可以快捷的接入到其它系统(如上位机)，接收最原始的控制指令(如电机的位置信息、外设的工作模式等)，同时也可以通过CAN总线接口接入其它支持CAN通信的外设。

如图8所示，同步串行接口(Synchronous Serial Interface)简称SSI，本实施例中包含有两个SSI接口，采集外设的数据信息或者对外设进行控制；SSI接口作为目前主流的高精度绝对式编码器接口，将时钟信号和数据信号转化为差分信号进行传输，具有安装成本少，线路简化，信号传输稳定的优点，本实施例中使用了两个SSI接口，连接到FPGA电路2进行通信，采用MAX490芯片进行信号差分转化，在使用时可以根据需求进行选择接入，提高了设计的灵活性。

如图9和图10所示，本实施例中，串口通信模块5包括6个串口，其中有4个RS422串口，两个RS232串口，满足不同电平标准串口设备的接入要求。6路串口均分别接入到ARM处理器1和FPGA电路2，可根据资源使用情况自由选择串口数据的处理方式。如图11和图12所示，除了利用常用的网口、串口等通信的方式，还需要一些简单的电平数字量输入与输出来与外部进行一些交互控制，比如外设使能、外部事件中断等，输入输出接口与STM32H743的IO口相连接，通过光耦隔离芯片TLP290与外设连接，其电路原理图如图11所示；ARM处理器1的IO口接二极管的负端，当IO口输出为低时，二极管导通发光使右边三极管导通，集电极被拉低，输出变为低电平，通过光耦能够有效的将ARM处理器1的IO口与外设隔离开来，当外设发生故障时能够有效的保护核心器件不受影响，增强了电路的稳定性。

本实用新型的伺服控制器，采用意法半导体H7系列ARM处理器1作为核心处理器，辅以FPGA电路2的双核设计，所有的通信及控制最终都集中到ARM处理器1进行统一处理，其外围接口丰富，可以通过网络通信接口、CAN通信接口、422口、SPI口、IO口接收给定的指令信号，或者采集各类外设(如编码器、陀螺仪、摄像机等)的状态信息并进行相关的控制，通过FSMC接口与FPGA电路2进行通信，最终ARM处理器1将采集到的信息(电流、速度编码器、位置编码器、陀螺仪等相关的数字量)进行解算与处理，最终输出指令信号(通信口或DA输出)给驱动器的指令输入，达到对电机伺服系统的精准闭环控制。

本实用新型的伺服控制器，FPGA电路2作为外设通过可变静态存储控制器(FSMC)接口与ARM处理器1相连接，将部分所需信号的采集通过FPGA电路2进行处理，充分利用FPGA电路2中丰富的硬件资源，将复杂的矢量控制通过并行的硬件电路实现，能够有效地解决ARM处理器1片上资源及接口不足的问题，有效减少ARM处理器1的开销。

本实用新型的伺服控制器，采用控制器与驱动电路一体化的设计，减少不必要的中间环节，大大提高了系统的运行效率与可靠性，减小了伺服控制系统的体积；本实用新型的伺服控制器，具有很高的集成性，可以兼容增量式编码器、绝对式编码器和旋转变压器等位置反馈装置，执行机构可以交流电机或者直流电机；集成了CAN、串口、以太网等通讯方式，可以连接不同接口的设备，具有很高的扩展性。

本实用新型的伺服控制器，电路设计上充分考虑了电磁兼容和抗干扰能力，多个独立电源物理上相互隔离；通过FPGA硬核接口管理模块，能够很方便的实现支持多种制式绝对位移传感器协议和非制式位移传感器。

以上仅是本实用新型的优选实施方式，本实用新型的保护范围并不仅局限于上述实施例，凡属于本实用新型思路下的技术方案均属于本实用新型的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理前提下的若干改进和润饰，应视为本实用新型的保护范围。