专利名称：静止式无功功率自动补偿中星形-三角形转换装置的制作方法
技术领域：
本发明属于一种电力系统无功功率自动补偿装置中，用于不对称负荷、补偿电容是△接线的Y-△转换装置。
为了提高电力系统功率因数，改善电能利用率，用户就必须适当地调整投入运行的补偿电容值。由于负荷性质有对称与不对称、补偿电容有Y或△接法，因此就需要有与其相对应的补偿装置。西安煤矿机械厂申请的名为“静止式无功功率自动补偿方法”的发明专利(申请号89103959.7)和名为“静止式无功功率自动补偿装置”的实用新型专利(申请号89208932.6)(以下简称申请专利Ⅰ和Ⅱ)，实现了对三相独立检测整定和分别补偿。这种“静止式无功功率自动补偿装置”对于负荷性质是对称，无论补偿电容中Y0或△接法，都不需要进行Y-△转换;对于负荷性质是不对称的且补偿电容是Y。接法，也不需要进行Y-△转换;只有当负荷性质是不对称且补偿电容是△接法，才需要进行Y-△转换。
本发明的目的是设计一种适合不对称负荷且补偿电容为△接法的Y-△转换装置。
本发明的Y-△转换设计原理是申请专利Ⅰ、Ⅱ中锁存器LQa、LQb、LQc锁存的K位二进制码依次分别是数字化了的被补偿负荷A相、B相和C相电流无功分量的峰值。每相补偿电容有K路，每一路有一个无触点开关控制该路补偿电容，由无触点开关的使能信号决定该路补偿电容是否投入补偿作用。每相K路补偿电容值这样配置第一路补偿电容值是C0，第二路2C0……第K路2k-1C0。这样每相补偿电容可得2k级0、C0、2C0、3C0……(2k-1)C0，相邻两级相差C0，如果电容值C0这样确定使C0投入补偿所提供的补偿电流的峰值按申请专利Ⅰ和Ⅱ的模数转换电路数字化后正好是单位码1，那末LQa、LQb和LQc分别锁存的二进制码信息正好依次是A、B和C相应该投入的补偿电容的级数。以下把LQa、LQb和LQc锁存的K位二进制码依次分别记作Ca、Cb和Cc。相应于Ca、Cb和Cc的十进制数记作Ca(10)、Cb(10)和Cc(10)。这样，A、B和C相分别应投入的补偿电容依次是Ca(10)×C0、Cb(10)×C0和Cc(10)×C0。
若补偿电容接线方式是△型，AB、BC和CA相分别应投入的补偿电容值依次记作Cab(10)×C10、Cbc(10)×C10和Cca(10)×C10，其中Cab(10)，Cbc(10)和Cca(10)依次是AB、BC和CA相投入补偿电容的级数(十进制)，相应的二进制码依次分别记作Cab、Cbc、Cca。△型接法补偿电容每相也是K路并配置成第一路C10、第二路2C10……第K路2k-1C10。这样每相补偿电容也有2k级0、C10、2C10……(2k-1)C10，相邻两级相差为C10。如果要求Y型接法的三个C0提供给A、B和C相的补偿电流和△型接法的三个C10提供给A、B和C相的补偿电流相同，则必须有C0＝3C10。
如果以下三个关系式能得到满足Cab(1O)= (3Ca(1O)×Cb(10))/(Ca(1O)+Cb(1O)+Cc(10)) ……(1)Cbc(1O)= (3Cb(1O)×CC(10))/(Ca(1O)+Cb(1O)+Cc(10)) ……(2)Cca(1O)= (3CC(1O)×Ca(10))/(Ca(1O)+Cb(1O)+Cc(10)) ……(3)其中Ca(10)、Cb(10)、Cc(10)、Cca(10)都满足0≤Ci(10)≤2k-1，i＝a，b，c，ab，bc，ca，那么Y型接法补偿电容Ca(10)×C0、Cb(10)×C0和Cc(10)×C0提供给A、B、C三相的补偿电流和△型接法补偿电容Cab(10)×C10、Cbc(10)×C10和Cca(10)×C10提供给A、B、C三相的补偿电流是相同的。
本发明用可擦除编程存贮器(EPROM)实现关系式(1)、(2)和(3)的二进制数码转换。选用的EPROM有23k个存贮单元，地址编号自0、1……23k-1，每个存贮单元有K个bit，每个存贮单元的内存数码范围在
之间(含两端)存贮单元内存和存贮单元的地址码的关系如下把3K位地址码(二进制)表达成
最高K位二进制码记作Ci，中间K位二进制码记作Cj，最低K位二进制码记作Ck，显然，0≤Ci(10)≤2k-1，0≤Cj(10)≤2k-1，0≤Ck(10)≤2k-1。这样地址码相应的十进制数是22k×Ci(10)+2k×Cj(10)+Ck(10)要求该地址码的内存的相应十进制数是(3Ci(1O)×Cj(10))/(Ci(1O)+Cj(1O)+Ck(10)) ……(4)或相应的二进制码是(ll CiCj)/(Ci+Cj+Ck) ……(5)式(5)中11是十进制数了的二进制码。凡按(4)式计算出来的值大于(2k-1)时一律按(2k-1)计〔注〕，写EPROM内存的软件保证了这一点。
Y-△转换过程1.LQa在A相电压过零更新锁存内容。LQa更新完毕紧接着用LQa，LQb和LQc分别依次锁存的信息Ca、Cb和Cc形成地址码22k×Ca(10)+2k×Cb(10)+Cc(10);从地址码指定的存贮单元取出内存并锁存到LQab，得到了AB相应投入补偿电容的级数Cab;
2.LQb在B相电压过零更新锁存内容。LQb更新完毕紧接着用LQb、LQc、LQa分别依次锁存的信息Cb、Cc和Ca形成地址码22k×Cb(10)+2k×Ca(10)+Ca(10);从地址码指定的存贮单元取出内存并锁存到LQab，得到了BC相应投入补偿电容的级数Cbc;
3.LQc在C相电压过零更新锁存内容。LQc更新完毕紧接着用LQc、LQa和LQb分别依次锁存的信息Cc、Ca和Cb形成地址码22k×Cc(10)+2k×Ca(10)+Cb(10);从地址码指定的存贮单元取出内存并锁存到LQca，得到了CA相应投入的补偿电容级数Cca。
每一个以上所述的转换操作经历4-6μs。
Cab、Cbc和Cca分别依次被用作AB相、BC相和CA相K路二进权数配置的补偿电容使能信号，触发相应的无触点开关分别依次投入电容值为Cab(10)×C10，Cbc(10)×C10和Cca(10)×C10的补偿电容。每个电网周波重复一次上述过程。
〔注〕(2k-1)C10是系统所能提供的最大补偿电容值，如果按(4)计算出来的值超过(2k-1)的话，系统只提供最大补偿电容。这种需要补偿电容超过(2k-1)C10的可能性的发生是因为负荷不对称过分严重，超出了补偿系统既定的容量极限所致。应该避免负荷这种严重的不对称情况，或者选用装见容量更大的同系列补偿装置来满足负荷性质的要求。
本发明的装置特征是1.由三个无功电流锁存器LQa、LQb和LQc的输出Qk-1，Qk-2，……Q2，Q1和Q0依次分别接到电平降低转换电路BF1、BF2……BFk，BFk+1，……BF2k，BF2k+l……BF3k的输入端把锁存器电平降低到可擦除编程只读存贮器EP允许的电平;
2.LQa、LQb和LQc的时钟端又依次接到电平降低转换电路BFka、BFkb和BFkc的输入端;
3.BF1～BFk、BFk+1～BF2k、BF2k+1～BF3k的输出依次接到三状态门电路TS1～TS3k的输入端，TS3k+1～TS6k的输入端依次分别接到TS1～TS3k的输入端，TS6k+1～TS9k的输入端依次分别接到TS1～TS3k的输入端，其目的是构成三种不同的地址码序列对EP寻址;BFka、BFkb和BFkc的输出端分别接到下降沿触发单稳态ALPHA、BETA和GAMMA的A输入端，使ALPHA或BETA或GAMMA在相应的无功电流峰值锁存器更新锁存值后发出定时脉冲对EP发生寻址行为;ALPHA、BETA和GAMMA的电源是较低电压正电源与EP电源电压相同，一般是+5V。上述三个单稳态的输出分别接到三输入与非门NDT1的三个输入端;NDT1的输出接到NDT2的输入;ALPHA的输出还与TS1～TS3k的3K个控制极相联，BETA的输出还与TS6k+1～TS9k的3K个控制极相联，GAMMA的输出还与TS3k+1～TS6k的3K个控制极相联;
4.有一个可擦除编程只读存贮器EP，EP有3K条地址线，也就是有23k个存贮单元，地址线编号自高位到低位依次计作A3k、A3k-1、……A2k+1，A2k……Ak+1，Ak，Ak-1……A2和A1。每存贮单元存贮长度为K(bit)，3K条地址线与三状态门电路输出这样联结A、在ALPHA定时脉冲长度中TS1～TSk有效，地址线A3k，A3k-1……A2k+1依次通过TS1～TSk与LQa的K个输出自高位向低位Qk+1，Qk+2……Q1和Q0相联;地址线A2k，A2k-1……Ak+1依次通过TSk+1～TS2k与LQb的K个输出自高位向低位Qk-1，Qk-2…Q1和Q0相联;地址线Ak，Ak-1……A1依次通过TS2k+1～TS3k与LQc的K个输出自高位向低位Qk-1，Qk-2……Q1和Q0相联;
B、在BETA定时脉冲长度中TS6k+1～TS9k有效，地址线A3k，A3k-1……A2k+1依次通过TS7k+1～TS8k与LQb的K个输出自高位向低位Qk-1，Qk-2……Q1和Q0相联;地址线A2k，A2k-1……Ak+1依次通过TS8k+1～TS9k与LQc的K个输出自高位向低位Qk-1，Qk-2……Q1和Q0相联;地址线Ak，Ak-1……A1依次通过TS6k+1～TS7k与LQa的K个输出自高位向低位Qk-1，Qk-2……Q1和Q0相联;
C、在GAMMA定时脉冲长度中TS3k+1～TS6k有效，地址线A3k，A3k-1……A2k+1依次通过TS5k+1～TS6k与LQc的K个输出自高位向低位Qk-1，Qk-2……Q1和Q0相联;地址线A2k，A2k-1…Ak+1依次通过TS3k+1～TS4k与LQa的K个输出自高位向低位Qk-1，Qk-2……Q1和Q0相联;地址线Ak，Ak-1……A1依次通过TS4k+1～TS5k与LQb的K个输出自高位向低位Qk-1，Qk-2……Q1和Q0相联;
EP的选片使能控制端CE和输出使能控制端CE都接在NDT2的输出，保证寻址行为发生时EP输出内存数据;
EP的写入控制端PGM接正电源禁止写片误操作破坏EP的内存;
EP的输出Qk-1，Qk-2……Q1和Q0依次分别接到电平升高转换电路LP1的K个输入端，使LP1的相应K个输出电平升高到LQab、LQbc和LQca及其后触发电路规定电平;LP1的K个输出依次分别接到锁存器LQab、LQbc和LQca的K个并行输入端Dk-1、Dk-2、…D1和D0以便把转换后的数据分别锁存到LQab、LQbc和LQca。
5.与非门NDT2的输出还接到下降沿触发单稳态DETA的B输入端。
6.DETA的输出同时接到三个双输入或门ORTab、ORTbc和ORTca的一个输入。ORTab、ORTbc和ORTca的另一个输入，依次分别接ALPHA、BETA和GAMMA的输出。ORTab、ORTbc和ORTca的输出依次分别接到电平升高转换电路LP2的输入，LP2相应的三个输出依次分别接到锁存器LQab、LQbc和LQca的时钟控制端;DETA定时脉冲长度为ALPHA定时脉冲长度的一半(ALPHA、BETA和GAMMA的定时脉冲长度相同)保证寻址读出的数据在EP选片和输出使能控制有效时区中被锁存;
7.LQab、LQbc和LQca各个K个输出分别是AB相、BC相和CA相各别K路补偿电容无触点开关的选择触发使能输入。
图1为本发明Y-△转换装置的电路原理图(由四张小图B11、B12、B21、B22按两行两列排列)下面将结合附图对本发明的实施例作进一步说明，设K＝4当补偿电容是△接线且负载是不对称时，三个无功电流锁存器LQa、LQb和LQc的输出Q3、Q2、Q1和Q0依次分别接到电平降低转换电路BF1～BF4、BF6～BF9、BF11～BF14的输入端，把锁存电平降低到EP集成片允许的电平;LQa、LQb和LQc的时钟端又依次接到电平降低转换电路BF5、BF10、BF15的输入端，把锁存电平降低到EP集成片允许的电平。
BF1～BF4、BF6～BF9、BF11～BF14的输出同时接到三状态门电路TS1～TS36的输入端，用来控制三种可能的地址码序列;BF5、BF10、BF15的输出分别接到下降沿触发单稳态ALPHA、BETA、GAMMA的A输入端，使ALPHA、BETA或GAMMA发出定时脉冲，对EP产生寻址行为;下降沿触发单稳态的输出端分别接到与非门NDT1的三个输入端，NDT1的输出接到三个输入端接在一起作倒相器用的与非门NDT2的输入。
可擦除编程只读存贮器EP(其存贮单元的数不小于212＝4K个，每存贮器单元长度不小于4bit)，A12～A0分别接到三状态门电路TS1～TS36的输出，保证寻址行为发生时，EP输出内存信息;EP的写片控制PGM接正电源禁止写片行为破坏EP的内存，EP的输出Q3、Q2、Q1和Q0依次分别接到电平升高转换电路LP1的输入端，使电平升高到LQab、LQbc和LQca及其后触发电路规定电平。
LP1的输出端分别接锁存器LQab、LQbc和LQca的Q3、Q2、Q1和Q0的输入端，以便把转换后的信息分别存入LQab、LQbc或LQca;与非门NDT2的输出还接到下降沿触发单稳态DETA的B输入端;DETA的输出同时接到双输入或门ORTab、ORTbc和ORTca的一个输入端，ORTab、ORTbc和ORTca的输出依次分别接到电平升高转换电路LP2的输入端，DETA定时约ALPHA的一半(ALPHA、BETA和GAMMA定时相同)保证寻址得出的数据信息在EP选片和输出控制有效时区中被锁存;LQab、LQbc、LQca的K个输出分别是AB相、BC相、CA相K路补偿电容无触点开关的使能选择触发输入，但补偿电容是Y接线时，无须Y-△转换单元，NOR5、NOR7、NOR9的时钟脉冲均应换成比原来迟后30°的时钟脉冲;补偿电容是△接线，但采用对称补偿工作方式，无须Y-△转换，NOR5、NOR7、NOR9的时钟脉冲不变。
本发明的优点就在于它解决了负荷性质不对称且补偿电容是△接法的Y-△转换的实际需要，使申请专利Ⅰ、Ⅱ得到了充分而又广泛的应用。
权利要求
1.一种静止式无功功率自动补偿中Y-△转换装置，其特征在于(1)由三个无功电流锁存器LQa、LQb、LQc的输出Qk-1，Qk-2，……Q2，Q1和Q0依次分别接到电平降低转换电路BF1，BF2，……BFk，BFk+1，……BF2k，BF2k+1……BF3k的输入端把锁存器电平降低到可擦除编程只读存贮器EP允许的电平；(2)LQa、LQb和LQc的时钟端又依次接到电平降低转换电路BFka、BFkb和BFkc的输入端；(3)BF1～BFk、BFk+1～BF2k、BF2k+1～BF3k的输出依次接到三状态门电路TS1～TS3k的输入端，TS3k+1～TS6k的输入端依次分别接到TS1～TS3k的输入端，TS6k+1～TS9k的输入端依次分别接到TS1～TS3k的输入端，其目的是构成三种不同的地址码序列对EP寻址；BFka、BFkb和BFkc的输出端分别接到下降沿触发单稳态ALPHA、BETA和GAMMA的A输入端，使ALPHA或BETA或GAMMA在相应的无功电流峰值锁存器更新锁存值后发出定时脉冲对EP发生寻址行为；ALPHA、BETA和GAMMA的电源是较低电压正电源与EP电源电压相同，一般是+15V，上述三个单稳态的输出分别接到三输入与非门NDT1的三个输入端；NDT1的输出接到NDT2的输入；ALPHA的输出还与TS1～TS3k的3k个控制极相联，BETA的输出还与TS6k+1～TS9k的3k个控制极相联，GAMMA的输出还与TS3k+1～TS6k的3K个控制极相联；GAMMA的输出还与TS3k+1～TS[6k]的3k个控制极相连；(4)有一个可擦除编程只读存贮器EP，EP有3k条地址线，也就是23k个存贮单元，地址线编号自高位到低位依次计作A3k、A3k-1……A2k+1，A2k……Ak+1，Ak，Ak-1……A2和A1，每存贮单元存贮长度为kbit，3k条地址线与三状态门电路输出这样联结(A)在ALPHA定时脉冲长度中TS1～TSk有效，地址线A3k、A3k-1……A2k+1依次通过TS1～TSk与LQa的k个输出自高位向低位QK-1、QK-2……Q1和Q0相联；(B)在BETA定时脉冲长度中TS6k+1～TS9k有效，地址线A3K、A3K-1……A2k+1依次通过TS2K＋1～TS5K与LQb的K个输出自高位向低位QK-1、QK-2……Q1和Q0相联；地址线A2K、A2K-1……AK+1依次通过TS5K＋1～TS9K与LQc的K个输出自高位向低位QK-1、QK-2……Q1和Q0相联；地址线AK、AK-1……依次通过TS6K+1～TS7K与LQa的K个输出自高位向低位Qk-1、QK-2……Q1和Q0相联；(C)在GAMMA定时脉冲长度中TS3K+1～TS6K有效，地址线A3K、A3K-1……A2K-依次通过TS5K+1～TS6K与LQc的K个输出自高位向低位QK-1、QK-2……Q1和Q0相联；地圵线A2K、A2K-1……AK+1依次通过TS3K+1～TS4K与LQa的K个输出自高位向低位QK-1、QK-2……Q1和Q0相联；地址线AK、AK-1……A1依次通过TS4K+1～TS5K与LQb的K个输出自高位低位QK-1、QK-2……Q1和Q0相联；EP的选自使能控制端CE和输出使能控制端CE都接在NDT2的输出，保证寻址行业发生时EP输出内存数据；EP的定入控制端PGM接正源禁止写片误采作破坏EP的内存；EP的输出QK-1、QK-2……Q1和Q0依次分别接到电平升高转换电路LP1的K个输入端，使LP1的相应K个输出电平升高到LQab、LQbc和LQCA及其后触发电路规定电平；LP1的K个输出依次分别接到锁存器LQab、LQbc和LQca的K个并行输入端是DK-1、DK-2……D1和D0以便把转换后的数据分别锁存到LQab、LQbc和LQca；(5)与非门NDT2的输出还接到下降沿触发单稳态DETA的B输入端；(6)DETA的输出同时接到三个双输入或门ORTab、ORbc和ORTca的一个输入；ORTab、ORTbc和ORTca的另一个输入，依次分别接ALPHA、BETA和GAMMA的输出；ORTab、ORTbc和ORTca的输出依次分别接到电平升高转换电路LP2的输入，LP2相应的三个输出依次分别接到锁存器LQab、LQbc和LQca的时钟控制端；DETA定时脉冲长度为ALPHA定时脉冲长度的一半(ALPHA、BETA和GAMMA的定时脉冲长度相同)保证寻圵读出的数据在EP选片和输出能控制有效时区中被锁存；(7)LQab、LQbc和LQca各别K个输出分别是A、B相、BC相和CA相各别K路补偿电容无触点开关的选择触发使能输入。
全文摘要
本发明提供了一种电力系统无功功率自动补偿装置中，用于不对称负荷、补偿电容是Δ接线的Y—Δ转换装置。利用这种Y—Δ转换装置，可以做到在补偿电容为Δ接线的情况下，在负载不对称时，达到分相补偿的效果，这就满足了负荷性质不对称，且补偿电容是Δ接法时提高各相功率因数的实际需要，使“静止式无功功率自动补偿方法”的发明得到更充分而广泛的应用。
文档编号H02J3/18GK1048467SQ8910422
公开日1991年1月9日 申请日期1989年6月24日 优先权日1989年6月24日
发明者裴迪生 申请人:西安煤矿机械厂