5中的左侧表面)上可安装表面安装型的多个电容器5a-l、5b-l、5c-l，并且安装表面安装型的电阻6-1，在双面基板9的另一个表面(图15中的右侧表面)上可安装表面安装型的多个电容器5a-2，5b-2、5c-2，并且安装表面安装型的电阻6_2，使各电容器5a_l、5a_2、各电容器5b_l、5b_2、各电容器5c_l、5c_2分别夹着双面基板9而相对配置，使电阻
6-1和电阻6-2夹着双面基板9而相对配置，在双面基板9的一个表面上形成的第I电流路径和在双面基板9的另一个表面上形成的第2电流路径夹着双面基板9而相对配置。通过如上所述构成，通过选择各电容器5a-l、5a-2、各电容器5b_l、5b_2、各电容器5c_l、5c_2的各组合中的某一个而进行安装(参照图16(a))，能够根据各组合的安装位置而使电感值不同，与实施方式3相同，能够改变BEF的共振频率。
[0069]另外，由于通过多组并联地安装各电容器5a-l、5a_2、各电容器5b_l、5b_2、各电容器5c-l、5c-2的组合(参照图16 (b))，形成各自的共振频率不同的BEF，因此与实施方式3相同，针对阻尼振荡成分的频率，能够扩大衰减效果大的频率范围(参照图14)。
[0070]另外，与实施方式I?3相同，能够在第I电流路径和第2电流路径流过彼此逆向的电流，第I电流路径所包含的电感成分和第2电流路径所包含的电感成分耦合而互感成分增加，降低CR缓冲电路4的电流路径整体的有效电感成分，而且，由于能够减小各电容器5a-l、5a-2、各电容器5b_l、5b_2、各电容器5c-l、5c-2的电容值，因此阻尼振荡成分的抑制变得容易。
[0071]另外，与实施方式2相同，由于分别串联连接各电容器5a-l、5a_2、各电容器5b_l、5b-2、各电容器5c-l、5c-2，串联连接各电阻6-1、6-2，因此能够使用与实施方式1、3相比低耐压的部件而构成。另外，在使用耐压与实施方式1、3等同的电容器而构成的情况下，能够应用在更高压的电路上。
[0072]如上所述，根据实施方式4的CR缓冲电路，与实施方式3相同，由于设置有多个电容器的安装位置，因此能够根据电容器的安装位置而使电感值不同，能够改变BEF的共振频率。
[0073]另外，与实施方式3相同，由于并联安装安装位置不同的多个电容器，形成各自的共振频率不同的BEF，因此，针对阻尼振荡成分的频率，能够扩大衰减效果大的频率范围。
[0074]另外，与实施方式I?3相同，能够在第I电流路径和第2电流路径流过彼此逆向的电流，第I电流路径所包含的电感成分和第2电流路径所包含的电感成分耦合而互感成分增加，降低CR缓冲电路的电流路径整体的有效电感成分，而且，由于能够减小各电容器的电容值，因此阻尼振荡成分的抑制变得容易。
[0075]并且，在本实施方式中，与实施方式2相同，由于串联连接一个表面的电容器和另一个表面的电容器，串联连接一个表面的电阻和另一个表面的电阻，因此能够使用与实施方式1、3相比低耐压的部件而构成。
[0076]实施方式5.
[0077]图17是表示实施方式5所涉及的CR缓冲电路向基板安装的一个例子的图。此外，由于图17所示的CR缓冲电路的等价电路与在实施方式I中说明的图8相同，因此此处省略说明。另外，对于安装有图17所示的CR缓冲电路的基板向功率半导体模块安装的例子，由于与实施方式I中说明的图5相同，因此此处省略说明。
[0078]在图17所示的例子中，相对于实施方式I中说明的图4，在由分立型的部件构成电容器5的点上不同。
[0079]图18是表示实施方式5所涉及的CR缓冲电路向基板安装的、与图17不同的一个例子的图。此外，图18所示的CR缓冲电路的等价电路由于与实施方式3中说明的图13相同，因此此处省略说明。另外，对于安装有图18所示的CR缓冲电路的基板向功率半导体模块安装的例子，由于与在实施方式I中说明的图5相同，因此此处省略说明。
[0080]在图18所示的例子中，相对于实施方式3中说明的图12，在由分立型的部件构成各电容器5a、5b、5c的点上不同。
[0081]图19是表示实施方式5所涉及的CR缓冲电路向基板安装的、与图17、图18不同的一个例子的图。另外，图20是表示图19所示的CR缓冲电路的等价电路的图。此外，对于安装有图19所示的CR缓冲电路的基板向功率半导体模块安装的例子，由于与在实施方式I中说明的图5相同，因此此处省略说明。
[0082]与图18所不的例子相对，在图19所不的例子中，不出分别将2个分立型的部件串联连接而构成电容器5a、5b的例子。
[0083]通常，表面安装型的电容器耐压较低。在本实施方式中，如图17?19所示，通过将构成CR缓冲电路4的电容器5设为分立型的部件，能够实现高耐压化。
[0084]由此，即使由分立型的部件构成电容器5，也能够获得与上述的实施方式I?4相同的效果。
[0085]如上所述，根据实施方式5的CR缓冲电路，能够获得与上述的实施方式I?4相同的效果，并且，通过由分立型部件构成电容器，能够实现高耐压化。
[0086]实施方式6.
[0087]图21是表示实施方式6所涉及的CR缓冲电路向基板安装的一个例子的图。另外，图22是表示图21所示的CR缓冲电路的等价电路的图。此外，对于安装有图21所示的CR缓冲电路的基板向功率半导体模块安装的例子，由于与在实施方式I中说明的图5相同，因此此处省略说明。
[0088]在图21所示的例子中，示出由双面基板9的基板图案(铜箔)形成构成CR缓冲电路4的电容器5的例子。如在实施方式I中所述，通过构成为在双面基板9的一个表面上形成的第I电流路径和在另一个表面上形成的第2电流路径夹着双面基板9而相对，能够在第I电流路径和第2电流路径流过彼此逆向的电流，第I电流路径所包含的电感成分和第2电流路径所包含的电感成分耦合而互感成分增加，降低CR缓冲电路4的电流路径整体的有效电感成分，而且，由于能够减小对阻尼振荡成分进行抑制所需的电容器5的电容值。因此，如图21所示，能够由双面基板9的基板图案形成电容器5。
[0089]如上所述，即指在由基板图案形成电容器5的情况下，也能够获得与上述的实施方式I?4相同的效果，能够实现部件数量的削减。
[0090]图23是表示实施方式6所涉及的CR缓冲电路向基板安装的、与图21不同的一个例子的图。此外，对于安装有图23所示的CR缓冲电路的基板向功率半导体模块安装的例子，由于与在实施方式I中说明的图5相同，因此此处省略说明。
[0091]在图23所示的例子中，代替图21所示的双面基板9而使用4层基板9a。通过使用大于或等于4层的多层基板的多层基板图案而形成电容器5，能够减小电容器5在基板表面上所占的面积。
[0092]如上所述，根据实施方式6的CR缓冲电路，能够获得与上述的实施方式I?4相同的效果，并且，通过由基板图案形成电容器，能够实现部件数量的削减。
[0093]另外，通过使用大于或等于4层的多层基板的多层基板图案而形成电容器，能够减小电容器在基板表面所占的面积。
[0094]实施方式7.
[0095]图24是表示实施方式7所涉及的CR缓冲电路向基板安装的一个例子的图。另外，图25是表示图24所示的CR缓冲电路的等价电路的图。此外，对于安装有图24所示的CR缓冲电路的基板向功率半导体模块安装的例子，由于与在实施方式I中说明的图5相同，因此此处省略说明。
[0096]在图24所不的例子中，与实施方式I相同，在双面基板9的一个表面(图24中的左侧表面)上安装表面安装型的电容器5和电阻6a (参照图25)，包含这些电容器5以及电阻6a而形成的第I电流路径和由双面基板9的另一个表面(图24中的右侧表面)的配线图案形成的第2电流路径夹着双面基板9而相对。通过上述构成，能够在第I电流路径和第2电流路径流过彼此逆向的电流(参照图24中的正面图)，第I电流路径所包含的电感成分和第2电流路径所包含的电感成分耦合而互感成分增加，降低CR缓冲电路4的电流路径整体的有效电感成分，而且，由于能够减小电容器5的电容值，因此阻尼振荡成分的抑制变得容易。
[0097]另外，与实施方式I相同，设置多个图1所示的电阻6的安装位置，在图24所示的例子中示出了安装电阻6a的例子，但也可以代替电阻6a而安装电阻6b或者电阻6c，并且，也可以并联地安装多个电阻6a?6c。通过改变电阻6的安装位置、安装数量，能够容易地变更电流路径所包含的电感成分、BEF的特性，能够实现阻尼振荡成分的衰减效果的最优化。
[0098]并且，在本实施方式中，在双面基板9的另一个表面(图24中的右侧表面)上设置由基板图案形成的图案熔断器(pattern fuse) 10 (参照图25)。例如，当电容器5短路损坏时，有可能在功率半导体模块100的直流端子P-N间流过过电流，但在本