一种基于多cpu架构的apf控制板的制作方法
【技术领域】
[0001]本发明涉及一种基于多CPU架构的APF控制板，属于有源滤波器设计技术领域。
【背景技术】
[0002]为抑制非线性设备引起的谐波污染，有源电力滤波器(APF)已成为解决谐波污染、改善电能质量的主要措施。其中控制板是实现APF功能和保证装置安全运行的基础，是整个APF的大脑中枢，实现控制与管理功能。现有的APF采用的是传统变流器控制板，多采用单CPU处理器，运行效率低，可靠性差，抗干扰能力差，而且运用不灵活。
[0003]申请号为200820021638.3的专利文件公开了一种新型电力滤波器，并具体公开了该滤波器由两块DSP和一个CPLD构成，其中DSPI用于采用电网回路的三相电压、电流数据，并根据所采集的数据进行电网回路的谐波含量和无功功率分析，以产生对电网的补偿控制信号；DSPII用于对谐波含量进行分析，计算各次谐波含量值，并同时控制采集数据的传输。虽然该专利文件所公开的APF板采用两个DSP作为控制板，但是该方案是将APF板控制从功能上分给两个DSP，两个DSP之间需要协作才能完成整体的控制。
【发明内容】
[0004]本发明的目的是提供一种基于多CPU架构的APF控制板，以解决目前APF控制板运行效率低、可靠性差的问题。
[0005]本发明为解决上述技术问题提供了一种基于多CPU架构的APF控制板，该APF控制板包括至少四块CPU，其中三块CPU之间相互独立设置，用于分别实现对A相、B相和C相负载载波电流的检测和控制，另一块CPU均与上述三块CPU之间通信连接，用于完成I/O的逻辑控制以及两电平转三电平的PWM控制。
[0006]所述的APF控制板包括四块CPU，其中三块CPU采用三片DSP芯片，分别为1#DSP、2#DSP和3#DSP，另一块CPU采用CPLD，各DSP与CPLD之间均通过10总线和PWM控制线通信连接。
[0007]所述各DSP之间的数据交互采用SPI通信方式。
[0008]所述各DSP与本地监控单元通信时，选取1#DSP、2#DSP和3#DSP中任意一片DSP作为主片，另一片作为从片，主片和本地监控单元之间采用SCI通信，主片和两个从片之间采用SPI的通信方式。
[0009]本发明的有益效果是:本发明的APF控制板采用至少四块CPU，其中三块CPU用于分别实现对A相、B相和C相负载载波电流的检测和控制，一块CPU用于完成I/O的逻辑控制以及两电平转三电平的PWM控制，本发明采用多CPU并行工作，利用三个CPU分别独立实现A相、B相和C相控制，互不干扰，有效提高了 APF板的运行效率，且通信灵活，保护可靠，平台结构开发灵活，易扩容移植，工程实现简单，为APF控制的快速性和稳定性奠定基础，能够很好的满足APF控制的需求，具有极其重要的理论意义和工程实际意义。
【附图说明】
[0010]图1是本发明实施例中基于多CPU架构的APF控制板的框架图；
[0011]图2是本发明实施例中基于多CPU架构的APF控制板的总体数据流图。
【具体实施方式】
[0012]下面结合附图对本发明的【具体实施方式】做进一步的说明。
[0013]本发明的APF控制板包括至少四块CPU，其中三块CPU之间相互独立，用于分别实现对A相、B相和C相负载载波电流的检测和控制，一块CPU用于完成I/O的逻辑控制以及两电平转三电平的PWM控制。本发明采用多CPU并行工作，利用三个CPU分别独立实现A相、B相和C相控制。下面以四块CPU为例进行详细说明。
[0014]如图1和图2所示，本实施例中的APF控制板包括四块CPU，这四块CPU分别为1#DSP、2#DSP、3#DSP和CPLD，其中1#DSP、2#DSP和3#DSP分别与CPLD通信连接，这里的通信连接包括10总线连接和PWM控制连接，1#DSP、2#DSP和3#DSP上均设置有SPI接口、IIC接口、CAN接口、SCI和AI接口，DSP通过SPI接口和IIC接口连接有存储模块，CPLD上设置有ST0接口和DI/0接口，其中ST0接口用于12路PWM信号的输出，DI/0接口用于开入开出。
[0015]每片DSP均需实现ADC采样、有效值的计算、谐波无功指令的提取、电流闭环控制算法、PWM脉冲的计算与输出，三片DSP分别独立实现A相、B相和C相控制，互不干扰。以1#DSP为例，1#DSP用于对APF的A相进行控制，实现的功能有:(1) ADC采样，用于对A相电网电压、负载电流和电网电流模拟量进行采样，并将采样得到的数据转换成实际值；(2)有效值计算，用于计算A相电网电压、电网频率、电网电流、负载电流、补偿电流等有效值，计算各次谐波电流、谐波电压的有效值和谐波畸变率THD，计算功率因素、补偿率等参数；(3)谐波电流提取和闭环控制算法，通过检测A相负载电流采用傅里叶分析法实现A相谐波电流的提取，实现电流闭环控制；(4)输出PWM脉冲。
[0016]各DSP之间的数据交互采用SPI通信方式，各DSP与本地监控单元通信时，选取1#DSP、2#DSP和3#DSP中任意一片DSP作为主片，另一片作为从片，主片和本地监控单元之间采用SCI通信，主片和两个从片之间采用SPI的通信方式。本实施例将1#DSP作为通信主片DSP，1#DSP和2#DSP、3#DSP之间采用SPI的通信方式，如图2所示，其中1#DSP作为主片，另两片作为从片，1#DSP和本地监控单元之间采用SCI通信。
[0017]CPLD处理器实现的功能有:(1)三电平PWM的生成，DSP实现两电平SPWM逻辑输出，通过CPLD转换为三电平逻辑，满足主回路设计需求；(2)硬件保护与传输功能，一方面判断硬件保护信号对PWM脉冲进行封锁，另一方面将硬件保护信号传输给DSP做逻辑判断；
(3)DI和D0信号，读取开入信号，输出开出信号。
【主权项】
1.一种基于多CPU架构的APF控制板，其特征在于，该APF控制板包括至少四块CPU，其中三块CPU之间相互独立设置，用于分别实现对A相、B相和C相负载载波电流的检测和控制，另一块CPU均与上述三块CPU之间通信连接，用于完成I/O的逻辑控制以及两电平转三电平的PWM控制。2.根据权利要求1所示的基于多CPU架构的APF控制板，其特征在于，所述的APF控制板包括四块CPU，其中三块CPU采用三片DSP芯片，分别为1#DSP、2#DSP和3#DSP，另一块CPU采用CPLD，各DSP与CPLD之间均通过1总线和PffM控制线通信连接。3.根据权利要求2所述的基于多CPU架构的APF控制板，其特征在于，所述各DSP之间的数据交互采用SPI通信方式。4.根据权利要求3所述的基于多CPU架构的APF控制板，其特征在于，所述各DSP与本地监控单元通信时，选取1#DSP、2#DSP和3#DSP中任意一片DSP作为主片，另一片作为从片，主片和本地监控单元之间采用SCI通信，主片和两个从片之间采用SPI的通信方式。
【专利摘要】本发明涉及一种基于多CPU架构的APF控制板，属于有源滤波器设计技术领域。本发明的APF控制板采用至少四块CPU，其中三块CPU用于分别实现对A相、B相和C相负载载波电流的检测和控制，一块CPU用于完成I/O的逻辑控制以及两电平转三电平的PWM控制，本发明采用多CPU并行工作，利用三个CPU分别独立实现A相、B相和C相控制，互不干扰，有效提高了APF板的运行效率，且通信灵活，保护可靠，平台结构开发灵活，易扩容移植，工程实现简单，为APF控制的快速性和稳定性奠定基础，能够很好的满足APF控制的需求，具有极其重要的理论意义和工程实际意义。
【IPC分类】G05B19/042, H02J3/01
【公开号】CN105305447
【申请号】CN201510744220
【发明人】李新元, 马骏, 刘超, 于浩然, 陈常曦
【申请人】许继电源有限公司, 许继电气股份有限公司, 许继集团有限公司, 国家电网公司
【公开日】2016年2月3日
【申请日】2015年11月4日