接收器电路的制作方法

专利名称：接收器电路的制作方法
技术领域：
本发明涉及一种用于接收并转发数据信号的接收器电路。
背景技术：
具有集成输入放大器的接收器电路已经出现了相当长一段时间，并且用于多种电路目的和应用。至于一般的背景技术，应该参考欧洲专利EP 869 615 B1以及EP 869 614 B1，其中每一个都描述了单级输入放大器。虽然可以适用于具有输入放大器的任何接收器电路，但是下面参考半导体存储器的输入放大器来解释本发明及其所基于的问题。
在现代计算机和软件应用程序中日益需要在更短的时间内处理更多的数据。大规模集成存储器(例如，DRAM存储器)用来存储数据。于是，为了满足在处理数据时对更高速度的需求，在这种半导体存储器的情形中，数据必须适当地迅速写入存储器并且从所述存储器中读出。
随着集成电路领域的发展，它们的工作频率也上升，导致可以适当地迅速处理数据。另外，还存在专门为高数据率设计的半导体存储器。这种半导体存储器的一个代表是所谓的DDR-DRAM存储器，其中DDR代表“双倍数据率”。在传统半导体存储器中，只在时钟信号的上升沿或者下降沿执行写和读操作，而在DDR半导体存储器中，在时钟信号的上升沿和下降沿都从半导体存储器读出数据并且向半导体存储器写入数据。这样实现了双倍数据率。
通过外部接口从半导体存储器读出数据并向半导体存储器写入数据，外部接口通常包括一个或多个放大器。因为由于高频率，具体地说，通过该接口读出或写入非常大量的数据，所以尤其需要尽可能高效地移动这些数据，也就是说在可用时间窗口中尽可能优化。在这种情形中，必须服从所谓的建立和保持时间，其中建立和保持时间尤其是由最大可能读出速度并且因此由从/向半导体存储器传输数据时的效率定义。
DDR半导体存储器以及其他应用程序使用信号，其中除了数据信号之外，还同时向输入放大器发送并注入参考电势。图1示出了将数据读入公知的输入放大器中的定时，例如用来从DDR半导体存储器中读入数据。
V_EXT这里用来表示传送到DDR半导体存储器的数据信号，该外部数据信号V_EXT的电压电平分别基于同时伴随发送的参考电势V_REF。这两个信号V_EXT、V_REF代表输入数据。外部数据信号V_EXT由输入放大器电路接收、放大并转发。在这种情形中，将外部切换点ES定义为外部注入数据信号V_EXT与参考电势V_REF之间的交叉点，根据定义，外部切换点ES在外部数据信号V_EXT的上升沿和下降沿相同。转发并放大外部数据信号V_EXT得到内部数据信号V_INT，根据内部数据信号V_INT与内部切换阈值V_IX之间的交叉点得到内部切换点IS1、IS2，其中内部切换阈值V_IX通常由输入放大器下游连接的电路定义。
这样存在的问题是，在传统输入放大器电路(例如，在开始所描述的输入放大器)的情形中，数据信号V_OUT的下降沿延时(tpf)和上升沿延时(tpr)除了其他因素之外是参考电压V_REF以及输入放大器工作点的函数。然而，参考电压V_REF通常受到外部波动，例如电源电压以及温度的波动。除了诸如电源电压及温度之类的外部参数之外，增益Av除了其他因素之外还取决于内部参数，例如制造集成输入放大器电路时的技术限定工艺波动。如果没有额外的措施，这使不同的延时tpf、tpr增加，这导致内部数据信号V_INT的下降沿和上升沿各自不同的内部切换阈值IS1、IS2。这种相当大的依赖关系损害了写入数据的建立和保持时间。
这种读出操作受到锁存数据的影响，其中编码在数据信号中的数据通过将逻辑电平从0改变为1来确定，反之亦然，也就是说，由下降或上升沿确定。由于下降沿和上升沿存在不同的信号传播时间(延时)tpf、tpr，于是总体上导致较长的建立和保持时间，如果要可靠地读入所有发送数据，这直接导致写入数据的速度降低。实际上，这导致整体数据处理效率的严重衰退，因为为了可靠地读入及写入数据必须考虑建立和保持时间的最坏情形，然而，这整体上损害效率。

发明内容
与背景技术相反，本发明基于提供更好定时的目的，具体地说，在输入放大器中用于处理数据信号的位无关定时。
根据本发明，利用具有权利要求1的特征的电路实现了该目的。
因此，提供了一种用于接收并转发数据信号的接收器电路，所述电路至少具有一个第一输入端和一个第二输入端，它们可以用来将外部数字数据信号和参考信号注入所述接收器电路中；具有多级输入放大器电路，所述输入放大器电路包含第一放大器级以及连接在其下游的第二放大器级，并且在输出端提供放大形式的数据信号；并且具有用于主动设置所述输入放大器电路的工作点的器件，该器件在所述输入放大器电路的电路拓扑的基础上，生成用于驱动所述输入放大器电路的偏置电势，该电势可以用来以如下方式设置所述第一放大器级的工作点其输出信号处于所述第二放大器级的指定工作点。
本发明所基于的思想是使用一种装置(为此目的专门提供)来以如此方式设置第一放大器级的工作点当外部数据信号与参考电势匹配时，也就是说在外部切换时刻，第二放大器级在其最优工作点驱动下游电路布置。该器件用来以如此方式设置两级输入放大器电路的工作点下降沿和上升沿的延时相同，这最终导致确保了内部数据信号的下降沿和上升沿的内部切换点相同。延时并且因此内部切换点于是对参考电势没有依赖性，或者只具有最小的依赖性。于是得到的建立和保持时间是最优的，这总体上导致非常有效的数据传输和数据处理，这最终优化了效率。
从进一步的从属权利要求以及结合附图的描述中显露出了本发明的有利改进及发展。
在一种有利的改进中，第一放大器级将数据信号与参考信号进行比较，以在输出端生成内部数据信号，该内部数据信号可以馈送给第二放大器级。
在一种特别优选的改进中，第一放大器级是电平转换器的形式，其增益可以改变，并且具体地说，可以使用偏置电势来设置。电平转换器可以是差分放大器的形式，例如，其具有差分对，它们具有优选地为无源的负载。
在一种有利的改进中，第二放大器级是反相器的形式，但是取决于应用，也可以按照需要不同地设计第二放大器级，例如，模拟放大器的形式。
在一种优选的发展中，用于设置工作点的器件具有调节电路，该调节电路包含比较器电路，所述比较器电路将工作于所述工作点的第二放大器级的指定输出电势与由输入放大器电路的电路拓扑确定的指定参考电势进行比较，并且在所述比较的基础上生成偏置电势。比较器电路优选地是差分放大器的形式。
在其中第二放大器级是反相器形式的一种优选实施方式中，参考电势对应于电源电压的一半(V_IX＝VDD/2)。可以按照简单的方式来生成该工作点电势，例如使用具有两个相同规格电阻器的分压器。该工作点电势的大小或值被定义为参考，并且具体地说取决于接收器电路下游连接的电路部分的结构和电路拓扑。具体地说，该工作点电势如此选择，使得匹配下游电路元件的预期电路点。
在一种优选的发展中，调节电路具有反馈路径，其中布置了第二放大器级的复制品，其值为第二放大器级的切换点的度量的DC电压馈送给第二放大器级的所述复制品的输入端。该切换点表示第二放大器级在由第一放大器级提供的内部数据信号的基础上进行切换的内部切换点。
在一种优选的发展中，在调节电路的反馈路径中提供第一放大器级的复制品，用于生成所述DC电压。
在一种优选的发展中，第一放大器级和/或第一放大器级的复制品分别具有可控开关，可以使用所述偏置电势来驱动所述可控开关，并且其受控路径与各个放大器级的输入电路和输出电路串联布置。
在一种优选的发展中，提供平均器，其使用差分输入信号来生成可以用来驱动第一放大器级的复制品的参考信号。另外或者可替代地，可以将一个输入信号以及与其互补的一个输入信号提供给第一放大器级的第一和第二输入端。
在一种优选的发展中，比较器电路的输入端连接到第一放大器级的复制品的输出端。


下面将参考附图中的示意图所表示的示例性实施例来更详细地描述本发明，其中图1示出了向公知的输入放大器中读入数据的定时；图2示出了发明性接收器电路的电路图；图3示出了图2所示的发明性接收器电路的定时；以及图4示出了发明性接收器电路的特别优选的示例性实施例的方框图。
在附图中的图中，除非另有说明，相同以及功能相同的元件和信号具有相同的标号。
标号列表10 接收器电路11 数据输入端12 参考输入端13 数据输出端14 电源输入端15 电源输入端16 输入放大器电路17 用于设置工作点的器件18 第一放大器级，电平转换器19 第二放大器级，反相器20、20a 差分放大器
21、21a 晶体管，MOSFET22、22a 晶体管，MOSFET23、23a 无源负载，电阻器24、24a 无源负载，电阻器25、25a 晶体管26 第一放大器级的输出端27 第二放大器级的输入端28 反相器的晶体管/MOSFET29 反相器的晶体管/MOSFET30 差分放大器31 差分放大器的输入端32 差分放大器的输入端33 差分放大器的输出端34 第一放大器的复制品35·第二放大器的复制品V_BIAS 偏置电势V_IX用于设置工作点的电势V_COMP 比较电势V_REF 参考电势V_EXT (外部注入的)数据信号V_EXTn (外部注入的)数据信号V_INT (内部放大的)数据信号V_INTa DC电压V_OUT 外部输出数据信号V_OUTn 外部输出数据信号VDD 第一/正电源电势GND 第二电源电势，参考地电势tpr上升沿的延时tpf下降沿的延时
ES外部切换点，交叉点IS内部切换点，交叉点N 线路的条数具体实施方式
图2示出了发明性接收器电路的电路图，使用标号10来表示该电路。接收器电路10具有数据输入端11、参考输入端12和数据输出端13。
外部数据信号V_EXT可以通过数据输入端11注入到接收器电路10中。该数据信号V_EXT可以是来自任何数据源的包含数据的二元数字的任何数据信号。作为示例，该数据信号V_EXT可以由处理器生成或者从存储器读出。
参考电势V_REF可以通过参考输入端12注入到接收器电路10中。该参考电势V_REF可以由外部电压源(为此目的专门提供)提供，或者在半导体存储器内部生成。于是，参考电势V_REF代表比较电势，其参考用来传送数据信号V_EXT中包含的数据，并且用来指定传送数据的定时。该参考电势V_REF，以及与其相关的传送数据的定时，一般在半导体存储器或者任何预期数据传输系统的规格中规定。与数据信号V_EXT相反，参考电势V_REF差不多是常数，但是通常受到外部波动，例如电源电压VDD、GND以及温度的波动。
从外部数据信号V_EXT得到的放大输出信号V_OUT提供给数据输出端13，以便由下游电路部分进行进一步处理。
接收器电路10具有两个电源端子14、15，用来向接收器电路10提供电源。在这种情形中，第一电源电势VDD(例如正电势VDD)提供给第一电源输入端14，而第二电源电势GND(例如，参考地电势GND)提供给第二电源输入端15。
接收器电路10包括输入放大器电路16和用于设置工作点的器件17，该器件连接在输入放大器16的上游，并且用来主动设置工作点。
在本示例性实施例中，输入放大器电路16具有两级设计，并且包含第一放大器级18和第二放大器级19。在本示例性实施例中，第一放大器级18是电平转换器的形式。连接在第一放大器级18下游的第二放大器级19是反相器的形式。第一放大器级18的电平转换器由具有无源负载的差分放大器20构成。该差分放大器20于是包含两个晶体管21、22，它们各自的受控路径与各自的电阻器23、24串联布置，以这种方式形成的串联电路彼此并联布置。还提供另一晶体管25，其受控路径布置在第二电源端子15与差分放大器20之间。在这种情形中，利用偏置电势V_BIAS来驱动晶体管25。
利用参考电势V_REF来控制差分放大器的第一晶体管21，而利用外部数据信号V_EXT来控制第二晶体管22。第二晶体管22与相应电阻器24的中心抽头形成第一放大器级18的输出端26，于是向其提供了内部放大数据信号V_INT。于是内部放大数据信号V_INT对应于电阻器24两端的电压降。
该内部放大数据信号V_INT馈送给第二放大器级19的反相器。该反相器以公知方式具有两个晶体管28、29，它们的受控路径彼此串联布置在第一和第二电源端子14和15之间。在控制侧，这些晶体管28、29连接到反相器的输入端27，结果利用内部放大数据信号V_INT来控制晶体管28、29。晶体管28、29的受控路径之间的抽头形成反相器的输出端，并且这是接收器10的数据输出端13。
在本示例性实施例中，所有晶体管21、22、25、28、29都是MOSFET的形式。
用于设置工作点的器件17包含差分放大器形式的比较器电路30。差分放大器30具有差分输入端31、32以及输出端33。调节信号V_COMP可以通过输入端31注入到差分放大器30，并且用于定义预定工作点的工作点信号V_IX可以通过输入端32注入到差分放大器30。比较这两个信号V_COMP和V_IX，得到在输出端33以偏置电势V_BIAS的形式提供的差分信号。该偏置电势V_BIAS可以用来控制第一放大器级18的晶体管25。
为了获得偏置电势V_BIAS，器件17具有调节电路。除了差分放大器30之外，该调节电路包括反馈路径，其中布置了输入放大器电路16的第一和第二放大器级18、19的所谓复制品34、35。这些电路部分34、35实质上是在与电路部分18、19相同的工艺和技术参数下制造的，结果在外部参数(例如，温度或电源电压)波动的情形中它们也表现出相同的特性。现在，发明思想是模拟这些电路部分34、35在工作条件下如何工作，并且由此得到实际放大器级18、19的最佳工作点。
除了相关号码之外，下面还额外使用字母“a”，来表示电路34、35中与第一和第二放大器级18、19的相应元件相对应的那些元件。
第一放大器级18的复制品34于是以相同方式包括差分放大器20a和晶体管25a，晶体管25a与差分放大器20a串联布置，并且利用偏置电势V_BIAS来驱动。然而，与第一放大器级18相反，利用相同的参考电势V_REF来驱动差分放大器20a的两个晶体管21a、22a。具体地说，在这种情形中，下面的描述总是成立V_EXT＝V_REF。代表第一放大器级18的电路34于是如此工作，就如同代表第二放大器级19的电路35恰好要切换。以这种方式，在反相器的输出端生成比较信号V_COMP，并且馈送给差分放大器30作为调节信号。
调节电路于是用来生成偏置电势V_BIAS，其已经包含关于第二放大器级19的最优切换时刻的信息。如果该偏置电势V_BIAS注入到第一放大器级18的晶体管25，因为电路部分34、35几乎完全对应于相应的放大器级18、19，所以可以确保第二放大器级19工作于其最优工作点，并且于是工作于所希望的切换点。于是在第二放大器级19的输出端13处提供了确保下游同样工作于它们的最优切换点的数据输出信号V_OUT。具体地说，这确保了延时tpr、tpf相同，结果内部放大数据信号V_INT的上升和下降沿之间的交叉点IS与用于定义工作点的指定电势V_IX一致(见图3)。
在额外的功能中，用来设置第二放大器级19的工作点的该电势V_IX可以分别匹配到不同电路部分的电路拓扑。具体地说，这使得发明性接收器电路10可以匹配到任何希望的下游电路布置，并且仍然确保馈送给后者的内部放大数据信号V_OUT已经具有最优工作点，也就是说，延时tpr、tpf在非常大的范围中相同。
在涉及图2的发展中(未示出)，利用平均器根据差分输入信号生成第一放大器级18的复制品34的差分放大器20a的信号V_REF。同时，输入信号通过输入端11连接到晶体管22，并且与所述输入信号互补的输入信号连接到差分放大器20的晶体管21。
在这种改进中，差分放大器30的正输入端32(在图2的示例中，向该输入端提供参考电势V_IX)现在连接到复制品34的差分放大器20a的输出端可能是有利的，从而电势V_INTa馈送到差分放大器30的正输入端32。
图4只是示意性地示出了在这种情形中为了在大规模集成半导体电路中使用而设计的发明性接收器电路的特别优选实施例的方框图。与图2中一般性示出的接收器电路相反，图4中的接收器电路10具有多个输入放大器16，优选地这些输入放大器具有相同的设计，并且通过它们的输入端和输出端彼此并联布置。现在，这种接收器电路10的特别的优点在于，只提供了一个用于设置工作点的器件17，该器件与所有n个输入放大器16相关联，于是只需要单个偏置电势V_BIAS来驱动所有的输入放大器电路16。在非常复杂的半导体存储器的特殊情形中，这种半导体存储器可能具有大量输入放大器16，例如10到100个，然而，在它们上游只连接了单个用于设置工作点的器件17。这使得可以以非常简单而又非常有效的方式来在电路系统中实现发明性功能。
在这种情形中，使用相同的标号16来表示所有输入放大器，这是要表明它们在非常大的程度上相同；然而，不用说，它们也可以不同配置。
在图4的示例中，在输入端11和各个输入放大器16之间只图示了一条线。不用说，每个输入放大器16与各自单独的输入端相关联，可以分别向这些输入端提供不同的信号V_EXT1～V_EXTn，这些输入端之间具有连接线(图4中使用标号N表示)。
虽然在上面参考优选的示例性实施例更详细地描述了本发明，但是本发明不应限制于此，而是可以按照多种方式进行修改。因此，本发明不必局限于两级输入放大器；实际上不用说，这也可以适用于具有多于两级的放大器电路。另外，本发明也不应局限于使用在半导体存储器中。
另外，具体地说，本发明不局限于参考图2和4具体解释的电路布置。实际上，所述附图只图示了优选的示例性实施例，在不脱离本发明的基本原理的前提下，当然可以通过改变电路部分以及电路元件来对它们做出所希望的修改。具体地说，例如，无源元件(电阻器)也可以实现为电感性、电容性或者其他有源元件的形式。另外，晶体管不必是MOSFET的形式，而是也可以利用双极型技术来实现。另外，代表第二放大器级的反相器仅仅是一个特定的示例性实施例，而是可以使用与下游电路布置相对应的任何其他所希望的电路部分来更换。
权利要求
1.一种接收器电路(10)，用于接收并转发数据信号(V_EXT)，所述电路至少具有一个第一输入端和一个第二输入端(11、12)，它们可以用来将外部数字数据信号(V_EXT)和参考信号(V_REF)注入所述接收器电路(10)中，具有多级输入放大器电路(16)，所述输入放大器电路(16)包含第一放大器级以及连接在其下游的第二放大器级，并且在输出端提供放大形式的数据信号(V_EXT)，并且具有用于主动设置所述输入放大器电路(16)的工作点的器件(17)，该器件在所述输入放大器电路的电路拓扑的基础上，生成用于驱动所述输入放大器电路(16)的偏置电势(V_BIAS)，该电势可以用来以如下方式设置所述第一放大器级(18)的工作点其输出信号(V_OUT)处于所述第二放大器级(19)的指定工作点。
2.根据权利要求1的电路，其特征在于所述第一放大器级(18)将所述数据信号(V_EXT)与所述参考信号(V_REF)比较，以在输出端生成内部数据信号(V_INT)，该内部数据信号(V_INT)可以馈送给所述第二放大器级(19)。
3.根据前述权利要求中至少一项的电路，其特征在于所述第一放大器级(18)是电平转换器(18)的形式，其增益可以使用所述偏置电势(V_BIAS)来设置。
4.根据前述权利要求中至少一项的电路，其特征在于所述第二放大器级(19)是反相器的形式。
5.根据前述权利要求中至少一项的电路，其特征在于用于设置工作点的所述器件(17)具有调节电路(30、34、35)，该调节电路包含比较器电路(30)，所述比较器电路(30)将工作于所述工作点的所述第二放大器级(19)的指定输出电势(V_COMP)与由所述输入放大器电路(16)的电路拓扑确定的指定参考电势(V_IX)进行比较，并且在所述比较的基础上生成所述偏置电势(V_BIAS)。
6.根据权利要求5的电路，其特征在于所述比较器电路(30)是差分放大器(30)的形式。
7.根据权利要求5和6中至少一项的电路，其特征在于在第二放大器级(19)是反相器(19)形式的情形中，所述参考电势(V_IX)对应于电源电压的一半(VDD/2)。
8.根据权利要求5至7中至少一项的电路，其特征在于所述调节电路(30、34、35)具有反馈路径(34、35)，其中布置了所述第二放大器级(19)的复制品(35)，将其值为所述第二放大器级(19)的切换时刻的度量的DC电压(V_INTa)馈送给所述第二放大器级的所述复制品的输入端。
9.根据权利要求8的电路，其特征在于在所述反馈路径(34、35)中提供所述第一放大器级(18)的复制品(34)，用于生成所述DC电压(V_INTa)。
10.根据前述权利要求中至少一项的电路，其特征在于所述第一放大器级(18)和/或所述第一放大器级(18)的所述复制品(34)分别具有可控开关(25、25a)，可以使用所述偏置电势(V_BIAS)来驱动所述可控开关，并且其受控路径与各个放大器级(18、34)的输入电路和输出电路串联布置。
11.根据权利要求9至10中至少一项的电路，其特征在于提供平均器，其使用差分输入信号来生成可以用来驱动所述第一放大器级(18)的复制品(34)的所述参考信号(V_REF)，以及/或者，将一个输入信号以及与其互补的一个输入信号提供给所述第一放大器级(18)的第一和第二输入端(11、12)。
12.根据权利要求5至11中至少一项的电路，其特征在于所述比较器电路(30)的输入端连接到所述第一放大器级(18)的复制品(34)的输出端。
全文摘要
本发明涉及一种用于接收并转发数据信号的接收器电路，所述电路至少具有一个第一输入端和一个第二输入端，它们可以用来将外部数字数据信号和参考信号注入所述接收器电路中；具有多级输入放大器电路，所述输入放大器电路包含第一放大器级以及连接在其下游的第二放大器级，并且在输出端提供放大形式的数据信号；并且具有用于主动设置所述输入放大器电路的工作点的器件，该器件在所述输入放大器电路的电路拓扑的基础上，生成用于驱动所述输入放大器电路的偏置电势，该电势可以用来以如下方式设置所述第一放大器级的工作点其输出信号处于所述第二放大器级的指定工作点。
文档编号H03K19/0185GK1822502SQ20061000901
公开日2006年8月23日 申请日期2006年2月16日 优先权日2005年2月18日
发明者乌里希·门齐加尔, 安德烈亚斯·托伊伯 申请人:印芬龙科技股份有限公司