专利名称：可抑制采样时钟相位偏差影响的时间交错结构模数转换器的制作方法
技术领域：
本发明属集成电路技术领域，具体涉及一种可抑制采样时钟相位偏差影响的时间交错 模数转换器的结构设计。
技术背景高速模数转换器在高速数据通信、液晶显示驱动、数字示波器、硬盘驱动电路等方面 有着广泛的应用。随着这些设备或器件的工作速度越来越高，对于应用于其中的模数转换 器的转换速率的要求也越来越高。而每种半导体工艺所能提供的带宽总是有限的，所以相 应的模数转换器的转换速率也是有限的。为了提高模数转换器的转换速率，可以采用多个 模数转换器时间交错工作的方式，即时间交错模数转换器。图1为时间交错模数转换器的 系统原理图，M个子模数转换器(ADC1、 ADC2、……ADCM)分别工作在M个等间隔的时 钟相位(CK1、 CK2、……CKM)。模拟输入信号通过一个多路输出选择器输入，二进制数 字输出信号通过一个多路复用器输出，所以整个模数转换器的转换速率是单个模数转换器 的M倍。时间交错模数转换器可以用速度较慢的工艺来实现较快的转换速率，从而一直成 为研究的热点，并得到广泛应用。理想情况下，图1中各子模数转换器应当是完全一致的，采样时钟相位也应该是无偏 差的。然而由于工艺失配等原因，各通道间存在着增益失配、失调失配，以及采样时钟相 位偏差等非理想因素，降低了整个模数转换器的信噪比。 发明内容本发明的目的在于提供一种可以抑制采样时钟相位偏差影响的时间交错结构模数转换 器，从而提高系统的信噪比。本发明设计的时间交错结构模数转换器如图2所示，有两个通道，每个通道为折叠内 插结构模数转换器。整个系统由前端采样保持电路10，子模数转换器的采样保持电路ll、 12，子模数转换器13、 14，以及多路复用器15组成。CK、 CK1、 CK2分别是前端采样保 持电路10和子模数转换器的采样保持电路11、 12的采样时钟，下降沿为采样时刻。CK1 和CK2的采样时刻位于CK的保持电平结束前，而采样保持电路10在保持状态电平保持 不变，所以采样时钟CK1和CK2的相位偏差和各自的抖动对采样结果完全没有影响。系 统的采样结果主要取决于前端采样保持电路10的采样性能，从而抑制了通道间采样时钟 相位偏差的影响。由于系统的采样结果主要取决于前端采样保持电路10的采样性能，所以对其优化设 计就显得尤其重要。本发明所采用的前端采样保持电路10由一个栅压自举开关组成，而 子模数转换器的采样保持电路ll、 12分别由一个栅压自举开关和采样电容组成，即通过三 个栅压自举开关和两个采样电容完成采样保持功能。通过采用栅压自举幵关技术可以提高 采样的动态性能。图3是采样保持电路结构示意图，CK、 CKn为双相非交叠时钟。在时钟CKn为高电 平时，CMOS管18、 23、 24导通，CMOS管16的栅压为低电平，从而CMOS管16导通， 电容17充电至VDD，此时开关管31关闭，电路处于保持状态。在时钟CK为高电平时， CMOS管24关闭，CMOS管25导通，导致CMOS管23也关闭；CMOS管18关闭，CMOS 管19、 20组成的反相器的输出为低电平，从而CMOS管21导通，导致CMOS管16关闭， CMOS管26、 31导通，电路处于导通状态。CMOS管21、 26导通后，开关管31的栅压 被充电至Vin+VDD，从而保证开关管的栅源电压值基本恒定在VDD，不受输入信号的影 响。而开关管的导通电阻也基本保持不变，提高了采样保持电路的动态性能。为了克服 CMOS管16、 21的寄生电容及开关管31的栅电容影响，电容17要取较大的电容值以保 证足够的自举电压。CMOS管22、 24是基于器件可靠性的考虑而加入的，不影响电路的 功能。CMOS管24的沟道长度可以取较大值以增大放电通路的导通电阻，减小CMOS管 23由于漏源电压过大而击穿的可能性。CMOS管25的加入是由于在开关导通时，可以让 CMOS管23关闭，从而减小开关管31栅端所在节点的电容；开关管28可以起到补偿开 关的时钟馈通效应的结果。开关管28、 31两管的尺寸相同，则其交叠电容Cov也相同。 开关关闭时，开关管31栅压从高电平Vin+VDD降到0,流出的电荷为Cov (Vin+VDD)。 而开关管28的栅压则从0升至Vin，流入的电荷为CovVin。所以流入采样电容30的电 荷基本恒定为Cov VDD，抑制了采样开关的时钟馈通效应。本发明中的子模数转换器13、 H釆用的是折叠内插结构模数转换器，如图4所示。 由缓冲器32、参考电阻串33、第一级粗子预放大电路34、第一级粗子预放大电路35、细 子预放大电路36、第一级折叠电路37、第二级折叠电路38、有源内插电路39、比较器40、 编码电路41连接构成。第一级粗子预放大电路34、第二级粗子预放大电路35和比较器40依次连接构成粗子 转换器；细子预放大电路36、第一级折叠电路37、第二级折叠电路38、有源内插电路39 和比较器40依次连接构成细子转换器；缓冲器32和参考电阻串33分别与第一级粗子预 放大电路34和细子预放大电路36连接。对于6位的折叠内插模数转换器，本发明利用粗 子转换器来分辨高3位，细子转换器来分辨低3位。同时，本发明设计的时间交错模数转换器还通过采用共享参考电压和偏置电压、版图 匹配和对称等技术来抑制通道间增益失配和失调失配的影响。
图1为时间交错模数转换器系统原理图。图2为本发明设计的时间交错模数转换器的结构图。图3为本发明采用的采样保持电路。图4为本发明中的子模数转换器的结构图。图中标号IO表示前端采样保持电路，11表示通道1的釆样保持电路，12表示通道2 的采样保持电路，13表示通道1的子模数转换器，14表示通道2的子模数转换器，15表 示多路复用器，32表示缓冲器，33表示参考电阻串，34表示第一级粗子预放大电路，35 表示第二级粗子预放大电路，36表示细子预放大电路，37表示第一级折叠电路，38表示 第二级折叠电路，39表示有源内插电路，40表示比较器，标号41表示编码电路。
具体实施方式
以下结合附图进一步描述本发明。模拟输入信号先送到由栅压自举开关组成的采样保持电路IO。如图2所示，在CK为 高电平时，采样保持电路10处于导通状态，跟踪输入信号的变化，此时CK1或者CK2有 一个也处于高电平，所在通道的采样保持电路也处于导通状态；在CK变为低电平后，采 样保持电路10关断，处于保持状态；在保持状态完全建立后、结束前，处于高电平状态 的CK1或者CK2变为低电平，所在通道的采样保持电路关断，处于保持状态，然后该通 道的子模数转换器对保持的模拟信号进行模数转换处理。在下一个CK周期，换成是另一 个通道来完成采样保持功能；如此循环，使两个通道在时间上交错完成采样保持并转换， 组成了时间交错结构的模数转换器。保持的模拟信号经过缓冲器32后，首先输入到第一级粗子预放大电路34和细子预放 大电路36。根据参考电阻串33产生的参考电平，先得到粗子转换器的8个差分判断结果 和细子转换器的33个差分判断结果。粗子转换器的8个判断结果再经过第二级粗子预放 大电路35到达比较器40,细子转换器的33个判断结果每3个一组送入第一级折叠电路 37。第一级折叠的输出信号也以3个一组进入第二级折叠电路38,它的输出信号为4组折 叠系数为9的差分信号；这些信号被送到有源内插电路39后，产生8组差分信号，作为 比较器40的输入信号。细子转换器的比较器输出的是循环温度码，实质上循环温度码可 以提供多l位的信息，但由于粗子细子两通道之间的不同步会产生误码的现象，因此粗子 转换器也需要产生8个过零点来实现粗子细子通道的同步，避免误码的出现。最后比较器的输出结果送至编码电路49，把温度码转换成格雷码，最后生成二进制码。两个通道生成的二进制码通过多路复用器输出，成为整个模数转换器的输出。
权利要求
1、一种可抑制采样时钟相位偏差影响的时间交错模数转换器，其特征在于由一个前端采样保持电路(10)，2个子模数转换器的采样保持电路(11、12)，子模数转换器(13、14)，以及一个多路复用器(15)组成；其中，电样保持电路(11)和子模数转换器(13)构成一个通道，采样保持电路(12)和子模数转换器(14)构成另一个通道；两个通道生成的二进制码通过多路复用器(15)输出，成为整个模数转换器的输出；所述子模数转换器(13、14)为折叠内插结构模数转换器，由缓冲器(32)、参考电阻串(33)、第一级粗子预放大电路(34)、第二级粗子预放大电路(35)、细子预放大电路(36)、第一级折叠电路(37)、第二级折叠电路(38)、有源内插电路(39)、比较器(40)、编码电路(41)连接构成；第一级粗子预放大电路(34)、第二级粗子预放大电路(35)和比较器(40)依次连接构成粗子转换器；细子预放大电路(36)、第一级折叠电路(37)、第二级折叠电路(38)、有源内插电路(39)和比较器(40)依次连接构成细子转换器；缓冲器(32)和参考电阻串(33)分别与第一级粗子预放大电路(34)和细子预放大电路(36)连接。
2、 根据权利要求1所述的可抑制采样时钟相位偏差影响的时间交错模数转换器，其 特征在于前端采样保持电路(10)采用栅压自举开关组成，2个子模数转换器官移植采样 保持电路(11、 12)分别由一个栅压自举开关和一个采样电容组成。
全文摘要
本发明属集成电路技术领域，具体为一种可抑制采样时钟相位偏差影响的时间交错模数转换器。它由前端采样保持电路、各个通道的采样保持电路、子模数转换器以及多路复用器组成。其中，子模数转换器由缓冲器、参考电阻串、两级粗子预放大电路、细子预放大电路、两级折叠电路、有源内插电路、比较器、编码电路连接构成。两个通道生成的二进制数字信号通过多路复用器输出，成为整个模数转换器的输出。本发明抑制了通道间采样时钟相位偏差的影响，其采用的采样保持电路也大大提高采样的动态性能，并抑制了采样开关的时钟馈通效应。
文档编号H03M1/06GK101217278SQ200810032489
公开日2008年7月9日 申请日期2008年1月10日 优先权日2008年1月10日
发明者任俊彦, 凡 叶, 凯 朱, 宁 李, 俪 林, 俊 许 申请人:复旦大学