专利名称：锁相回路电路的制作方法
技术领域：
本发明主要是关于 一种锁相回路(Phase-Locked Loop, PLL)电路， 特别是有关于 一 种电荷泵(charge pump)锁相回^各电路。
背景技术：
锁相回路电路用于产生或合成具有与输入信号相关的同频同相 (constant phase and frequency)的周期输出信号。锁相回^各电3各广泛地 应用于多种测量类型、微处理器及通讯应用中。其中， 一种锁相回路 类型为电荷泵锁相回路电路。图1是显示传统电荷泵锁相回路电路IO,其包括相位检测器(phase detector) 102、积分型(integral)电荷泵104、比例型(proportional)电荷泵 106及电压控制振荡器(Voltage Controlled Oscillator, VCO)108。相位 检测器102将参考(reference)信号的相位^IN与由锁相回路输出时钟的 反馈时钟(feedback clock)信号的相位6 0UT进行比较，以产生误差信 号。上述误差信号可为上升信号UP (当0IN领先SouT)及下降信号DOWN (当0QUT领先^n) 二者之一，其中，误差信号显示^n及6qut间的相位量差。积分型电荷泵104根据相位检测器102的误差信号的 累积，产生相当数量的电荷至电容器Cl,其中，电荷的记号显示上升 或下降的方向。根据误差信号为上升信号或是下降信号，电容器Cl 增加电荷或减少电荷。因此，电荷泵可作为积分器，用以累积电容净 电荷(net charge)。同样地，比例型电荷泵106根据相位检测器102的 误差信号的比例，另产生相当数量的电荷至电阻器Rl。另外，所谓"产 生电流(generating current)"可个别4艮据上升信号作为正电流，以增 加电荷；或者是根据下降信号作为负电流，以减少电荷。可经由电压 加法器112结合跨接于电容器Cl及电阻器Rl的电压。经由电压加法 器112所结合的电压可提供给电压控制振荡器108。电压控制振荡器108为产生周期输出信号的装置，上述周期输出信号的频率为电压控 制振荡器输入电压的函数。若输出信号的频率为输入信号频率的分数及倍数二者之一，分数式反馈除法器(fractional feedback divider)110 可设置于反馈路径。设计电荷泵锁相回路的问题之一为稳定度。当电容值(capacitance) 增加时，电荷泵锁相回路电路的稳定性同样地增加。故要尽可能的增 大于积分型电荷泵路径的电容值，但是，要增大电容值以满足前述条 件，通常会导致成本的增加。发明内容传统锁相回路电路为提高系统稳定性，采用增加积分型电荷泵路 径的电容的方法，但这种做法通常会导致成本的增加。有鉴于此，本 发明提供一种锁相回路电路。一种锁相回路电路包括相位检测器、比例型电荷泵、取样器、积 分型电荷泵以及电压控制振荡器。相位检测器接收参考信号及第一时 钟信号，并根据参考信号及第一时钟信号间的相位差，产生相位误差 信息。比例型电荷泵，耦接于相位检测器，根据相位误差信息产生第 一电压。取样器根据取样系数(decimation factor)产生相位误差信息的 取样信号。积分型电荷泵根据相位误差信息的取样信号产生第二电压， 以及电压控制振荡器根据第一电压及第二电压的结合产生第二时钟信号。本发明也揭露另 一种锁相回^各电^各。上述锁相回路电路包括第一 及第二取样器、第一及第二相位检测器、比例型电荷泵、积分型电荷 泵以及一电压控制振荡器。第一取样器接收参考信号，由第一取样系 数产生参考信号的第一取样信号。第二取样器接收第一时钟信号，由 第二取样系数产生第 一 时钟信号的第二取样信号。第 一相位检测器接 收第一取样信号及第二取样信号，并根据第一取样信号及第二取样信 号之间的相位差，产生第一相位误差信息。第二相位检测器接收参考 信号及第一时钟信号，并根据参考信号及第一时钟信号之间的相位差， 产生第二相位误差信息。比例型电荷泵，根据第二相位误差信息产生 第一电压。积分型电荷泵，根据第一相位误差信息产生第二电压，以及电压控制振荡器根据第 一 电压及第二电压的结合产生第二时钟信 号。
本发明提供的锁相回路电路通过采用取样器，可使积分型电荷泵 路径的电容倍增，从而提高系统的稳定性，且避免了传统工艺于积分 型电荷泵路径采用较大电容的作法，从而节约了系统的硬件空间，亦 节省了制造成本。
图1是显示传统电荷泵锁相回^各电^各。
图2是显示根据本发明一实施例的锁相回路电^各。 图3是显示参考信号、第一时钟信号、上升信号及下降信号的时 序图。
图4是显示参考信号、第一时钟信号、上升信号及下降信号的另 一时序图。
图5是显示根据本发明一实施例的另一锁相回路电路。
具体实施例方式
在说明书及后续的权利要求书当中使用了某些词汇来指称特定的 组件。所属领域中具有通常知识者应可理解，硬件制造商可能会用不 同的名词来称呼同 一个组件。本说明书及后续的权利要求书并不以名 称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为 区分的准则。在通篇说明书及后续的请求项当中所提及的"包含"系为 一开放式的用语，故应解释成"包含但不限定于"。"耦接"一词在此系 包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置 耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置， 或透过其它装置或连接手段间接地电气连接至该第二装置。说明书后 续描述为实施本发明的较佳实施方式，然该描述乃以说明本发明的—一 般原则为目的，并非用以限定本发明的范围。本发明的保护范围当视 所附的申请专利范围所界定者为准。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一 较佳实施例，并配合所附图式，作详细说明如下图2是显示锁相回路电路20,包括相位4企测器202、比例型电荷 泵210、取样器(decimator)204、积分型电荷泵206及电压控制振荡器 208。相位检测器202接收一第一时钟信号，并根据参考信号和第一时 钟信号之间的相位差取得相位误差信息(phase error information)。为得 到较好的回路性能，于其它实施例中相位检测器202可作为相位/频率 检测器。经由取样系数N，取样器204产生相位误差信息的取样信号 (decimated version)。取样器的功能显示于图3及图4。比例型电荷泵 210耦接相位;险测器202， ^f艮据相位误差信息产生第一电压。积分型电 荷泵206根据相位误差信息的取样信号，产生第二电压。电压控制振 荡器208根据第一及第二电压的结合，产生第二时钟信号。为扩展锁 相回路电路的操作范围，在本发明的一些实施例中，电压控制振荡器 208可耦接于将第二时钟信号频率除上系数M的分频器212,以产生 一分频信号，作为第一时钟信号。在本发明的另外一些实施例中，第 二时钟信号可与第一时钟信号相同。
在本发明的一些实施例中，如图1所示的电容器Cl可规划于积 分电路中，因此，内回路(inner loop)的机制可达成锁相回路所有的操 作频率所要求的稳定性。若电容器为积分型电路的外接(external)组件， 电容器可依性能设计(尽可能大到足以满足稳定度的要求为目的)， 但是若电容器规划于积分型电路中，可利用电容器的电容值作限定。
于上述规划中，使用取样器204可以达成电容值倍增(capacitance multiplication)的目的。电容值倍增是一 电^各特性，其特性为4吏所表现 的电容值大过于电路组件的实际电容值。通过积分型电荷泵206取样 电荷N次(N的取值为正整数)，电容器Cl之电容值可等效为N倍。 例如，若电容器Cl (如图1所示)可带W个电荷及上升信号带W/N 个电荷至电容器Cl,因此电容器C1 (如图1所示)具有上升信号所带 电荷的N倍。于本实施例中，取样器204 (如图2所示)仅需流入原 来电荷数量的1/N至图2中的电容器Cl (图2中未示)，因此，相应 提高了图2之电容器Cl的容量。需要注意的是，此处所述电容器C1 亦可由其它电容性组件或结构来代替。
根据本发明的一些实施例，相位误差信息包括上升信号及下降信 号，两种信号分别具有表现第一时钟信号领先或落后参考信号的脉冲
8序列。图3是显示参考信号、第一时钟信号、上升信号及下降信号的
时序图(timing chart)。于前三个时钟周期中，第一时钟信号领先参考 信号，因此，当第一时钟信号在上升缘时，为上升信号脉沖。在时钟 周期4， 5和6,第一时钟信号落后参考信号，因此，下降信号有脉冲 在第一时钟信号上升缘。取样器在每N个脉冲输出一个取样上升信号 及一个取样下降信号。在此实施例，取样器接收二个脉沖后，输出一 个脉沖，因此，上升信号在时钟周期1及3的脉沖被忽略，仅留下上 升信号在时钟周期2的脉冲。同样地，下降信号在时钟周期4及6的 脉冲被忽略，并且仅留下下降信号于时钟周期5的脉冲。在本发明之 一观念，取样器为降低取样器(down-sampler),以对上升及下降信号进 行降低取样。在本发明之另一观念，取样器可以是一屏蔽，用来排除 (block out)N-l个脉沖并留下一脉冲作为取样相位误差信息的取样信
—，
根据本发明的另 一实施例，相位误差信息为代表相位误差数量的 数目。取样器为除法器，将上述数目除上系数N数目，产生相位误差 信息的取样信号。
图5是显示根据本发明一实施例的另一锁相回路电路50。锁相回 路电路50包括第一取样器516及第二取样器518、第一相位检测器502 及第二相位检测器512、比例型电荷泵510、积分型电荷泵504及电压 控制振荡器508。第一取样器516接收参考信号，经由取样系数N产 生参考信号的取样信号。第二取样器518接收第一时钟信号，经由取 样系数N，产生第一时钟信号的取样信号。第一相位检测器502根据 参考信号的取样信号及第一时钟信号的取样信号之间的相位差，取得 第一相位误差信息。第二相位检测器512接收第一时钟信号，并根据 参考信号及第一时钟信号间的相位差，取得第二相位误差信息。为有 较好的回路执行，第一相位检测器502及第二相位4企测器512于其它 的实施例中，可作为相位/频率检测器。比例型电荷泵510根据第二相 位误差信息，产生第一电压。积分型电荷泵504根据第一相位误差信 息，产生第二电压。电压控制振荡器508,根据第一及第二电压的结 合，产生第二时钟信号。为提高锁相回路电路的操作范围，在本发明 的一些实施例中，电压控制振荡器508可耦接于将第二时钟信号频率
9除上系数M的一分频器514,以产生一分频信号，作为第一时钟信号。 在本发明的另外一些实施例中，第二时钟信号可与第一时钟信号相同。
于一些实施例中，第二相位误差信息包括上升信号及下降信号， 分别具有显示第一时钟信号领先或落后参考信号的脉冲序列(如图4 所示)。第一取样器516于每N个脉沖，输出一个参考信号脉沖。同 样地，第二取样器518于每N脉沖，输出一个第一时钟信号脉冲。参 考信号的取样脉冲及第 一时钟信号的取样脉冲应尽量互相紧密地相 邻。例如，第一时钟信号的取样脉冲保留时钟周期1、 3及5的脉冲， 以及忽略时钟周期2、 4及6的脉冲。因此，由第二取样器518所产生 的参考信号的取样脉冲必须保留参考信号的时钟周期1、 3及5的脉冲 以及排除参考信号时钟周期2、 4及6的脉冲。第一相位检测器502 根据第 一 时钟信号的取样脉冲及参考信号的取样脉冲，输出取样上升 信号及取样下降信号。在本发明之一观念，第一取样器516及第二取 样器518可作为降低取样器，以对参考信号及第一时钟信号进行降低 取样。在本发明之另一观念，第一与第二取样器可为屏蔽，用以排除 参考信号及第一时钟信号的一部分。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范 围，任何熟习此项技艺者，在不脱离本发明的精神和范围内，当可做 些许的更动与润饰，因此本发明的保护范围当视所附权利要求书所界 定者为准。
权利要求
1. 一种锁相回路电路，包括相位检测器，接收参考信号及第一时钟信号，并根据上述参考信号及上述第一时钟信号之间的相位差，产生相位误差信息；比例型电荷泵，耦接于上述相位检测器，根据上述相位误差信息产生第一电压；取样器，根据取样系数产生上述相位误差信息的取样信号；积分型电荷泵，根据上述相位误差信息的上述取样信号产生第二电压；以及电压控制振荡器，根据上述第一电压及上述第二电压的结合产生第二时钟信号。
2. 如权利要求l所述的锁相回路电路，其特征在于，上述相位 误差信息是具有 一 脉沖序列的上升/下降信号及上述取样器于上述 上升/下降信号的每N个脉沖，取样上述上升/下降信号的脉冲。
3. 如权利要求2所述的锁相回路电路，其特征在于，上述取样 器为屏蔽器，用以保留一脉冲作为上述相位误差信息的上述取样信—g一
4. 如权利要求1所述的锁相回^各电i 各，其特征在于，上述相位 误差信息包括上升信号及下降信号，上述上升信号以及上述下降信 号分别具有一脉冲序列，用以分别代表上述第一时钟信号领先以及 落后上述参考信号，并且上述取样器每N个脉沖输出上述上升信 号的 一 个脉沖及上述下降信号的 一 个脉冲。
5. 如权利要求l所述的锁相回路电路，其特征在于，上述相位 误差信息包含代表上述相位误差数量的数目，及上述取样器是将上 述数目除上上述取样系数的除法器，用以产生上述相位误差信息的 上述取样信号。
6. 如权利要求1所述的锁相回路电路，其特征在于，上述第一 时钟信号与上述第二时钟信号相同。
7. 如权利要求l所述的锁相回路电路，其特征在于，上述锁相回路电路更包括分频器，上述分频器耦接于上述电压控制振荡器， 用以将上述第二时钟信号频率除上系数M产生上述第 一 时钟信号。
8. 如权利要求l所述的锁相回路电路，其特征在于，上述相位 检测器是相位/频率检测器。
9. 一种锁相回路电^各，包括第 一 取样器接收参考信号，根据第 一 取样系数产生参考信号的 第一取样信号；第二取样器接收第 一 时钟信号，根据第二取样系数产生第 一 时钟信号的第二取样信号；第 一相位检测器，接收上述第 一取样信号及上述第二取样信 号，并根据上述第 一取样信号及上述第二取样信号之间的相位差， 产生第一相位误差信息；第二相位检测器，接收上述参考信号及上述第一时钟信号，并 根据上述参考信号及上述第 一 时钟信号之间的相位差，产生第二相位i吴差4言息；比例型电荷泵，根据上述第二相位误差信息产生第一电压； 积分型电荷泵，根据上述第一相位误差信息产生第二电压；以及电压控制振荡器，根据上述第一电压及上述第二电压的结合产 生第二时钟信号。
10. 如权利要求9所述的锁相回路电路，其特征在于，上述第 一相位误差信息包含脉冲序列的第一上升/下降信号，及上述第一 取样器于上述第 一 上升/下降信号的每N个脉冲输出上述第 一 上升/ 下降信号的 一个脉冲，以及上述第二相位误差信息包含脉冲序列的 第二上升/下降信号及上述第二相位取样器于上述第二上升/下降信 号的每N个脉冲输出上述第二上升/下降信号的 一 个脉沖。
11. 如权利要求10所述的锁相回路电路，其特征在于，上述第 一取样器是第一屏蔽器，用以保留一个脉沖作为上述第一相位误差 信息的上述第一取样信号，且上述第二取样器是第二屏蔽器，用以 保留 一 个脉冲作为上述第二相位误差信息的上述第二取样信号。
12. 如权利要求9所述的锁相回路电路，其特征在于，上述相位误差信息包括上升信号及下降信号，上述上升信号及上述下降信 号分别具有脉冲序列，分别用以代表上述第一时钟信号领先及落后 上述参考信号，并且上述取样器每N个脉沖输出上述上升信号的 一个脉沖及上述下降信号的 一 个脉冲。
13. 如权利要求9所述的锁相回路电路，其特征在于，上述锁 相回路电路更包括分频器，耦接于上述电压控制振荡器，用以将上 述第二时钟信号频率除上系数M产生上述第一时钟信号。
14. 如权利要求9所述的锁相回路电^各，其特征在于，上述相 位检测器为相位/频率检测器。
全文摘要
本发明提供一种锁相回路电路，包括相位检测器、比例型电荷泵、取样器、积分型电荷泵以及电压控制振荡器。相位检测器接收参考信号及第一时钟信号，并根据参考信号及第一时钟信号间的相位差产生相位误差信息。比例型电荷泵耦接于相位检测器，根据相位误差信息产生第一电压。取样器根据取样系数产生相位误差信息的取样信号。积分型电荷泵根据相位误差信息的取样信号产生第二电压，以及电压控制振荡器根据第一电压及第二电压之结合产生第二时钟信号。利用本发明可使积分型电荷泵路径的电容倍增，提高系统稳定性，节约系统的硬件空间，亦节省了制造成本。
文档编号H03L7/08GK101505150SQ200910000879
公开日2009年8月12日 申请日期2009年1月20日 优先权日2008年2月8日
发明者汪炳颖 申请人:联发科技股份有限公司