专利名称：锁相回路和其应用的回路滤波器的制作方法
技术领域：
本发明涉及一种回路滤波器，特别是涉及一种具有快速设定且面积小的回路滤波器架构的锁相回路和其应用的回路滤波器。
背景技术：
一般来说，在电子或电脑系统中都具有极为重要的时序要求。因此，提供给系统的周期性时脉讯号，必须精确地和参考时脉讯号同步。锁相回路(Phase Locked Loop，简称PLL)是一种被广泛使用的电路，其可以精确地控制输出讯号的频率与输入讯号的频率达成同步。锁相回路常常被应用于频率合成器、乘法器、除法器、单一与多重时脉讯号产生器、时脉讯号恢复电路以及无线通讯装置等等。
图1是一种现有习知的锁相回路的电路方块图。请参阅图1所示，例如为石英振荡器的振荡器101的输出，是耦接至除频器103，并且通过除频器103而耦接至相位检测电路105。相位检测电路105会藉由电荷泵电路107而对回路滤波器109进行操作。回路滤波器109的输出，是耦接至锁相回路的输出OUT，并且耦接至压控振荡器111。而压控振荡器111会依据回路滤波器109，而将输出送至除频器113，并且除频器113的输出，会反馈至相位检测电路105的输入。
图1中所示的回路滤波器109，是二阶回路滤波器。详细地说，回路滤波器的阶数是依据所具有的电容个数来决定。在回路滤波器109中，包括了电容Cp和Cz，以及电阻Rz。其中，电容Cp又称为极点电容，是用来在系统中提供一极点。电容Cp的其中一端耦接回路滤波器109的输入与输出，而另一端则接地。另外，电阻Rz和电容Cz则是在系统中提供一零点。其中，电阻Rz的一端是耦接回路滤波器109的输入与输出，而另一端则通过电容Cz接地。
一般来说，为了使零点能够在极点之前产生。因此，会将电容Cz的电容值设计成远大于电容Cp的电容值，以致于电容Cz所占的面积相当大。而为了降低电容Cz的电容值，又要使零点能在极点前被产生，因此就发展出相关的技术。
图2是一种改良的锁相回路的电路方块图。请参阅图2所示，其中所示的锁相回路，是在图1所示的锁相回路中，另外配置电荷泵电路201。其中，电荷泵电路201的操作，恰与电荷泵电路107相反。也就是说，当电荷泵电路107对回路滤波器109进行充电时，则电荷泵电路201则将电容Cz进行放电，反之亦然。如此，就可以减少流过电容Cz的电流，以致于可以降低电容Cz的电容值。
然而，如图2所示的锁相回路有个缺点。由于在图2所示的锁相回路中，另外配置了电荷泵电路201，以致于虽然可以降低电容Cz的电容值来达到计降低电容Cz所占的空间。但是，却增加了电荷泵电路201，并且电荷泵电路107和201之间也会存在着匹配的问题。
由此可见，上述现有的锁相回路和其应用的回路滤波器在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决锁相回路和其应用的回路滤波器存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有的锁相回路和其应用的回路滤波器存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的锁相回路和其应用的回路滤波器，能够改进一般现有的锁相回路和其应用的回路滤波器，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的锁相回路存在的缺陷，而提供一种新型结构的锁相回路，所要解决的技术问题是使其可以有较小的电路面积，从而更加适于实用。
本发明的另一目的在于，克服现有的回路滤波器存在的缺陷，而提供一种新型结构的回路滤波器，所要解决的技术问题是使其可以增加电路的反应速度，从而更加适于实用。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下本发明是提供一种回路滤波器，其具有一输入端和一输出端，并且也包括了一第一电阻和一第二电阻。另外，本发明也包括了一NMOS晶体管，其第一源/汲极端是通过第一电阻接地，而其闸极端则通过第二电阻耦接至回路滤波器的输入端和该输出端。在NMOS晶体管的闸极端和第二源/汲极端之间，是跨接一第一电容。除此之外，本发明更包括用来做为电流镜电路的第一PMOS晶体管和第二PMOS晶体管。其中，第一PMOS晶体管的第一源/汲极端与NMOS晶体管的第二源/汲极端彼此互相耦接，而第二源/汲极端则耦接一电压源。另外，第二PMOS晶体管的第一源/汲极端是通过一电流源接地，其第二源/汲极端是同样耦接电压源，而其闸极端则与第一PMOS晶体管的闸极端彼此互相耦接，并且耦接第二PMOS晶体管的第二源/汲极端。
依据本发明的另一实施例，是提供一种回路滤波器，同样也是具有一输入端和一输出端，并且还包括第一NMOS晶体管和第二NMOS晶体管，以组合成电流镜电路。其中，第一NMOS晶体管的第一源/汲极端接地，而第二NMOS晶体管的第一源/汲极端接地，其第二源/汲极端是通过一电流源耦接至一共同电位，而其闸极端是与第一NMOS晶体管的闸极端彼此互相耦接，并且耦接至第二NMOS晶体管的第二源/汲极端。此外，本发明还包括PMOS晶体管，其第一源/汲极端是与第一NMOS晶体管的第二源/汲极端彼此互相耦接，其第二源/汲极端是通过一第一电阻而连接至共同电位，而闸极端则通过第二电阻连接至回路滤波器的输入端和该输出端。另外，在PMOS晶体管的第一源/汲极端和闸极端之间，还跨接一第一电容。
从另一观点来看，本发明提供一种回路滤波器，包括了一第一电阻、一第一电容和具有特定增益值的放大器。其中，放大器还具有一放大器输入端，是通过第一电阻耦接至回路滤波器的输入端和输出端。此外，放大器也具有一放大器输出端，其通过第一电容耦接至放大器输入端。
从另一个观点来看，本发明是提供一种锁相回路，其具有一回路滤波器，而此回路滤波器则包括了一第一电阻、一第一电容和具有特定增益值的放大器。其中，放大器还具有一放大器输入端，是通过第一电阻耦接至回路滤波器的输入端和输出端。此外，放大器也具有一放大器输出端，其通过第一电容耦接至放大器输入端。
经上述可知，本发明是关于一种锁相回路和其应用的回路滤波器，该回路滤波器包括了一第一电阻、一第一电容和具有特定增益值的放大器。其中，放大器还具有一放大器输入端，是通过第一电阻耦接至回路滤波器的输入端和输出端。此外，放大器也具有一放大器输出端，其通过第一电容耦接至放大器输入端。
借由上述技术方案，本发明锁相回路和其应用的回路滤波器至少具有下列优点1、由于本发明将回路滤波器内的电容跨在放大器的输入和输出之间，在放大器的输入端，会造成米勒效应。因此，本发明可以使用小的电容，就可以得到大的电容值，以致于本发明可以显著地降低电容所占据的空间。
2、由于本发明可以使用较小的电容，因此充电和放电的时间会缩短，以致于会加快本发明的锁相回路的电路速度。
综上所述，本发明特殊结构的锁相回路，可以有较小的电路面积。本发明特殊结构的回路滤波器，可以增加电路的反应速度。其具有上述诸多的优点及实用价值，并在同类产品中未见有类似的结构设计公开发表或使用而确属创新，其不论在产品或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的锁相回路和其应用的回路滤波器具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
图1是一种现有习知的锁相回路的电路方块图。
图2是一种改良的锁相回路的电路方块图。
图3是依照本发明的一实施例的一种锁相回路的电路方块图。
图4是一种电荷泵电路的电路示意图。
图5是一种米勒等效电路的示意图。
图6A是依照本发明第一实施例的一种回路滤波器的电路图。
图6B是依照本发明第二实施例的一种回路滤波器的电路图。
图7是依照本发明另一实施例的锁相回路的电路方块图。
图8是依照本发明另一实施例的一种锁相回路的电路方块图。
101、301振荡器 103、113、303、313除频器105、305相位检测电路 107、307电荷泵电路109、309回路滤波器 330、340回路滤波器111、311压控振荡器 320零点提供电路401、403开关 601、623、625NMOS晶体管603、605、621PMOS晶体管607、627电流源Ra、Rp、Rz、Ra电阻 Cp、Cz、Ca、Cc电容C1输入电容 C2输出电容具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的锁相回路和其应用的回路滤波器其具体实施方式
、结构、特征及其功效，详细说明如后。
图3是依照本发明的一实施例的一种锁相回路的电路方块图。请参阅图3所示，振荡器301的输出，是送至除频器303，并且通过除频器303耦接至相位检测电路305。相位检测电路305是藉由电荷泵电路307而对回路滤波器309进行充电或放电的动作。回路滤波器309的输出端B，是耦接至本发明的锁相回路的输出OUT，并且耦接至压控振荡器311的输入。而压控振荡器311是依据回路滤波器309，而将输出耦接至除频器313，并且通过除频器313而耦接至相位检测电路305的输入。
其中，振荡器301可以例如为石英振荡器，是用来产生参考时脉讯号CLKO。而除频器303则将参考时脉讯号CLKO的频率除以一预设值后，而输出比较时脉讯号CLKC至相位检测电路305。相位检测电路305会将比较时脉讯号CLKC的相位与一时脉讯号CLKA的相位进行比较。当时脉讯号CLKA的相位超前比较时脉讯号CLKC时，相位检测电路305会输出超前讯号D至电荷泵电路307。而若是时脉讯号CLKA的相位落后比较时脉讯号CLKC的相位时，则相位检测电路就会输出落后讯号U至电荷泵电路307。
图4是一种电荷泵电路的电路示意图。请参阅图4所示，在电荷泵电路307中，包括了开关401和403。而开关401和403是否导通，是依据相位检测电路305来决定。若是相位检测电路305检测出时脉讯号CLKA的相位超前比较时脉讯号CLKC的相位时，就会送出超前讯号D至电荷泵电路307，以控制开关403导通。当开关403导通后，就会将电流I从回路滤波器309抽出，也就是对回路滤波器309进行放电。
反之，若是相位检测电路305检测出时脉讯号CLKA的相位落后给比较时脉讯号CLKC的相位时，则会送出落后讯号U至电荷泵电路307，以控制开关401导通。当开关401导通时，电荷泵电路307就会对回路滤波器309送出电流I，也就是说，电荷泵电路307会对回路滤波器309进行充电的动作。如此对回路滤波器309交替进行充/放电，就会使回路滤波器309产生输出时脉讯号CLKOUT。
请回头参阅图3所示，输出时脉讯号CLKOUT产生后，除了会从本发明的锁相回路的输出端OUT被输出，同时也会被送至压控振荡器311。而压控振荡器311会依据输出时脉讯号CLKOUT，而产生时脉讯号CLKB，并送至除频器313进行除频。当除频器313将时脉讯号CLKB进行除频后，就会产生时脉讯号CLKA，并反馈至相位检测电路305。而这样的反馈动作，就可以使输出时脉讯号CLKOUT的频率与参考时脉讯号CLKC的频率同步。
在回路滤波器309中，是包括零点提供电路320。顾名思义，零点提供电路320是用来提供零点。在本发明中，零点提供电路320是包括了电阻Rz、电容Cc和具有增益值K的放大器322。在此，本发明利用电容Cc与放大器322而形成图1中的电容Cz。然而，电容Cc和放大器322所占面积仍然小于电容Cz所占的面积。其中放大器322的输入，是通过电阻Rz耦接至回路滤波器309的输入端A与输出端B，而电容Cc则是跨接在放大器322的输出与输入。
根据米勒定理，放大器322与电容Cc会可以等效为如图5所示的等效电路。在图5中，放大器322的输入电容C1，可以等于(1-K)Cc。而输出电容C2，则可以等于(1-1/K)Cc，其中K可以为负值，并且可利用负回授放大器电路得到。因此，熟习此技艺者只要调整放大器322的增益值K，就可以利用很小的电容Cc，而获得很大的电容值。
以下本发明是提供了两个实施例，来说明零点电路实际上的实施方式。
图6A是依照本发明第一实施例的一种回路滤波器的电路图。请参阅图6A所示，在零点提供电路320中，包括了NMOS晶体管601、PMOS晶体管603和605。其中，NMOS晶体管601的第一源/汲极端是通过电阻R1接地，其闸极端是通过电阻R2耦接至回路滤波器309的输入端A和输出端B上，并且闸极端和其第二源/汲极端之间，还配置电容Cz。
此外，PMOS晶体管603和605是组合成电流镜电路。其中，PMOS晶体管603的第一源/汲极端是耦接至NMOS晶体管601的第二源/汲极端，其第二源/汲极端则耦接一电压源，其闸极端则与PMOS晶体管605的闸极端彼此互相耦接。而PMOS晶体管605的第二源/汲极端与PMOS晶体管603的第二源/汲极端相同，耦接至一电压源，而PMOS晶体管605的第一源/汲极端则耦接至PMOS晶体管605的闸极端，并且通过电流源607接地。在本发明中，电流源607的电流方向是从PMOS晶体管605至接地端，并且其电流值Ic为可调整。
在本实施例中，晶体管603和605是电流镜结构，以致于电流值Ic可以被复制到晶体管603的第一源/汲极端。此外，电阻R1的电阻值加上电阻R2的电阻值，可以等于图3的电阻Rz的电阻值。因此，只要调整电阻R1和R2之间的电阻值，就可以确保NMOS晶体管601工作在主动区(Active Region)。
图6B是依照本发明第二实施例的一种回路滤波器的电路图。请参阅图6所示，在零点提供电路320中，包括了PMOS晶体管621、NMOS晶体管623和625。其中，NMOS晶体管623的第一源/汲极端接地，而闸极端则与NMOS晶体管625的闸极端彼此互相耦接。NMOS晶体管625的第一源/汲极端同样也是接地，而第二源汲极端是通过电流源627耦接至一电压源，并且还耦接至NMOS晶体管625的闸极端，以致于NMOS晶体管623和625是形成电流镜的结构。其中，电流源627的电流值Ic同样也是可调的，并且电流方向是朝向晶体管625的方向。
此外，PMOS晶体管621的第二源/汲极端是通过电阻R1耦接至电压源，其闸极端则通过电阻R2耦接至回路滤波器的输入端A与输出端B。而PMOS晶体管621的第一源/汲极端是耦接至NMOS晶体管623的第二源汲极端，并且通过电容Cz耦接至PMOS晶体管621的闸极端。同样地，电阻R1的电阻值加上电阻R2的电阻值，可以等于图3的电阻Rz的电阻值。因此，只要调整电阻R1和R2之间的电阻值，就可以确保PMOS晶体管621工作在主动区。
以上虽然提供两种回路滤波器的结构，但是并不以此来限定本发明。熟习此技艺者当知，本发明主要的重点，在于将零点提供电路内的电容跨接在放大器的输入与输出之间，而造成米勒效应。因此，任何能够实现此一结果的方式与电路，都在本发明所欲保护的范围之内。
在图3内所示的回路滤波器309，是称为一阶回路滤波器，其功能在于系统的频率响应中提供零点，以增加系统的频率响应的相位边界(PhaseMargin)。但是本发明并不限定非要使用一阶回路滤波器。
图7是依照本发明另一实施例的锁相回路的电路方块图。在图7中所揭露的锁相回路，是修改自图3所示的锁相回路。其差别在于，在回路滤波器309中，另外在加入电容Cp，其一端耦接回路滤波器330的输入端A，并且通过电阻Rz耦接至放大器322的输入端，其例如图6A的NMOS晶体管601的闸极端或是图6B的PMOS晶体管621的闸极端。
本实施例所提供的回路滤波器330，是二阶回路滤波器。其在系统的频率响应中，除了可以提供零点之外，更可以提供一个极点。
图8是依照本发明另一实施例的一种锁相回路的电路方块图。在图8中所揭露的锁相回路，则是修改自图7所示的锁相回路。其差别在于，在回路滤波器340中，多增加了电阻Ra和电容Ca。其中，电阻Ra的一端耦接回路滤波器340的输出端B，另一端则通过电阻Rz耦接至放大器322的输入端，是例如图6A的NMOS晶体管601的闸极端或是图6B的PMOS晶体管621的闸极端。而电容Ca的一端是耦接回路滤波器340的输出端B与电阻Ra，另一端则接地。而本实施例所揭露的回路滤波器340，是三阶回路滤波器。
综上所述，由于在本发明所提供的回路滤波器内，是将电容横跨在放大器的输入与输出之间，而造成米勒效应。因此，本发明可以使用较小的电容来得到较大的电容值，以致于本发明的电路面积可以缩小，但整体电路还是可以正常操作。另外，由于本发明可以使用较小的电容，以致于充电和放电的时间可以缩短。因此，本发明所提供的锁相回路的电路速度可以显著地提升。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的结构及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种回路滤波器，具有一输入端和一输出端，特征在于该回路滤波器包括一第一电阻；一第二电阻；一NMOS晶体管，其第一源/汲极端是通过该第一电阻接地，而其闸极端则通过该第二电阻耦接至该输入端和该输出端；一第一电容，其两端分别耦接该NMOS晶体管的闸极端和第二源/汲极端；一第一PMOS晶体管，其第一源/汲极端与该NMOS晶体管的第二源/汲极端彼此互相耦接，而该第一PMOS晶体管的第二源/汲极端则耦接一电压源；以及一第二PMOS晶体管，其第一源/汲极端是通过一电流源接地，其第二源/汲极端是耦接该电压源，而其闸极端与该第一PMOS晶体管的闸极端彼此互相耦接，并耦接该第二PMOS晶体管的第二源/汲极端。
2.根据权利要求1所述的回路滤波器，其特征在于更包括一第二电容，其中一端耦接该输入端，并通过该第二电阻耦接至该NMOS晶体管的闸极端，而该第二电容的另一端则接地。
3.根据权利要求2所述的回路滤波器，其特征在于更包括一第三电阻，其中一端耦接该输入端，并通过该第二电阻耦接至该NMOS晶体管的闸极端，而该第三电阻的另一端则耦接该输出端；以及一第三电容，其中一端耦接该输出端，另一端则接地。
4.一种回路滤波器，具有一输入端和一输出端，特征在于该回路滤波器包括一第一NMOS晶体管，其第一源/汲极端接地；一第二NMOS晶体管，其第一源/汲极端接地，其第二源/汲极端是通过一电流源耦接至一共同电位，而其闸极端是与该第一NMOS晶体管的闸极端彼此互相耦接，并耦接至该第二NMOS晶体管的第二源/汲极端；一PMOS晶体管，其第一源/汲极端是与该第一NMOS晶体管的第二源/汲极端彼此互相耦接；一第一电阻，用以将该PMOS晶体管的第二源/汲极端连接至该共同电位；一第二电阻，用以将该PMOS晶体管的闸极端连接至该输入端和该输出端；以及一第一电容，一端耦接该PMOS晶体管的第一源/汲极端，另一端则耦接该PMOS晶体管的闸极端。
5.根据权利要求4所述的回路滤波器，其特征在于更包括一第二电容，其中一端耦接该输入端，并通过该第二电阻耦接至该PMOS晶体管的闸极端，而该第二电容的另一端则接地。
6.根据权利要求5所述的回路滤波器，其特征在于更包括一第三电阻，其中一端耦接该输入端，并通过该第二电阻耦接至该PMOS晶体管的闸极端，而该第三电阻的另一端则耦接该输出端；以及一第三电容，其中一端耦接该输出端，另一端则接地。
7.一种回路滤波器，其特征在于其包括一第一电阻一第一电容；以及一放大器，具有一增益值，并具有一放大器输入端和一放大器输出端，其中该放大器输入端是通过该第一电阻耦接至该回路滤波器的输入端和输出端，而该放大器输出端则通过该第一电容耦接至该放大器输入端。
8.根据权利要求7所述的回路滤波器，其特征在于更包括一第二电容，其中一端耦接该输入端，并通过该第一电阻耦接至该放大器输入端，而该第二电容的另一端则接地。
9.根据权利要求8所述的回路滤波器，其特征在于更包括一第二电阻，其中一端耦接该输入端，并通过该第一电阻耦接至该放大器输入端，而该第二电阻的另一端则耦接该输出端；以及一第三电容，其中一端耦接该输出端，另一端则接地。
10.一种锁相回路，其特征在于其包括一振荡器，用以输出一参考时脉讯号；一第一除频器，用以将该参考时脉讯号进行除频，并产生一第一时脉讯号；一相位检测电路，用以将该第一时脉讯号与一第二时脉讯号进行比较，并产生一比较结果；一电荷泵电路，是接收该比较结果；一回路滤波器，耦接该电荷泵电路的输出，其中该电荷泵电路是依据该比较结果来控制该回路滤波器进行充电和放电二者其中之一，而该回路滤波器包括一第一电阻一第一电容；以及一放大器，具有一增益值，并具有一放大器输入端和一放大器输出端，其中该放大器输入端是通过该第一电阻耦接至该回路滤波器的输入端和输出端，而该放大器输出端则通过该第一电容耦接至该放大器输入端；一压控振荡器，用以依据该回路滤波器的输出而产生一第三时脉讯号；以及一第二除频器，用以将该第三时脉讯号进行除频，并产生该第二时脉讯号至该相位检测电路。
11.根据权利要求10所述的锁相回路，其特征在于其中所述的回路滤波器更包括一第二电容，其中一端耦接该输入端，并通过该第一电阻耦接至该放大器输入端，而该第二电容的另一端则接地。
12.根据权利要求11所述的锁相回路，其特征在于其中所述的回路滤波器更包括一第二电阻，其中一端耦接该输入端，并通过该第一电阻耦接至该放大器输入端，而该第二电阻的另一端则耦接该输出端；以及一第三电容，其中一端耦接该输出端，另一端则接地。
全文摘要
本发明是关于一种锁相回路和其应用的回路滤波器，该回路滤波器包括了一第一电阻、一第一电容和具有特定增益值的放大器。其中，放大器还具有一放大器输入端，是通过第一电阻耦接至回路滤波器的输入端和输出端。此外，放大器也具有一放大器输出端，其通过第一电容耦接至放大器输入端。
文档编号H03L7/08GK1633028SQ20051000285
公开日2005年6月29日 申请日期2005年1月25日 优先权日2005年1月25日
发明者刘智民 申请人:威盛电子股份有限公司