一种应用于直接发射机的锁相环环路滤波器电路的制作方法
【专利摘要】本实用新型公布了一种应用于直接发射机的锁相环环路滤波器电路，包括CMOS传输门S1、S2、S3，单位增益放大器A1，VFD节点电压产生电路P1，以及主滤波电路P2；S1的右端分别与S2的左端、S3的右端相连，S1的左端与锁相环中的模块电荷泵的输出电流ICP相连；S2的右端与节点A相连；S3的左端与节点VFD相连；A1的输入与节点A相连，A1的输出与P1的节点VFD相连；P2的左端与节点A相连，右端与输出VOUT相连。其有益效果在于：本设计结构巧妙的切断了环路滤波器的放电路径，以此来达到稳定环路电压的目的，而不像传统结构那样，需要大的环路电容，因此提高了芯片的集成度，降低了成本。
【专利说明】一种应用于直接发射机的锁相环环路滤波器电路
【技术领域】
[0001]本实用新型涉及一种锁相环环路滤波器电路，特别涉及一种应用于直接发射机的锁相环环路滤波器电路。
【背景技术】
[0002]随着无线通信领域的迅猛发展，特别是手持设备的迅猛发展，射频集成电路对低体积，高集成度，低功耗的要求越来越高。对于发射机而言，采用直接调制压控振荡器的结构无疑是手持设备的首选，因为其具有功能模块数量少，功耗低的优势，但是直接发射机需要在锁相环开环的情况下来发射数据，这就要求锁相环环路滤波器能够在锁相环开环的时候将环路电压维持一段时间以满足数据发射的要求。
[0003]传统的用于直接发射机的锁相环环路滤波器电路如图1所示，其是通过大电容来达到维持环路电压的目的，在锁相环锁定阶段开关关闭；当锁相环锁定到需要的频率后，开关打开，通过开关后的大电容来达到维持发射数据所需电压的目的。但是这个电容通常需要几十nF，这么大的电容无法在片上集成，只能使用片外电容，而这将大大降低芯片的集成度，并且同时会增加成本。
实用新型内容
[0004]本实用新型的目的是提供一种能够适用于直接发射机的锁相环环路滤波器电路，以克服上述【背景技术】中提到的不足。
[0005]为实现上述目的，本实用新型通过以下技术方案实现:
[0006]一种应用于直接发射机的锁相环环路滤波器电路，包括CMOS传输门S1、S2、S3，单位增益放大器Al，VFD节点电压产生电路P1，以及主滤波电路P2 ;其中传输门SI的右端分别与传输门S2的左端、传输门S3的右端相连，传输门SI的左端与锁相环中的模块电荷泵的输出电流ICP相连；传输门S2的右端与节点A相连；传输门S3的左端与节点VFD相连；单位增益放大器Al的输入与节点A相连，单位增益放大器Al的输出与VFD节点电压产生电路Pl的节点VFD相连；主滤波电路P2的左端与节点A相连，右端与输出VOUT相连。
[0007]所述传输门SI由一个NMOS晶体管M4和一个PMOS晶体管M3通过源漏互连的方式构成，NMOS晶体管M4的衬底与地GND相连，NMOS晶体管M4的栅与SP相连，PMOS晶体管M3的衬底与电源VDD相连，PMOS晶体管M3的栅与SN相连。
[0008]所述传输门S2由一个NMOS晶体管M6和一个PMOS晶体管M5通过源漏互连的方式构成，NMOS晶体管M6的衬底与节点VL相连，，NMOS晶体管M6的栅与SP相连，PMOS晶体管M5的衬底与节点VH相连，PMOS晶体管M5的栅与SN相连。
[0009]所述传输门S3由一个NMOS晶体管M8和一个PMOS晶体管M7通过源漏互连的方式构成，NMOS晶体管M8的衬底与地GND相连，NMOS晶体管M8的栅与SP相连，PMOS晶体管M7的衬底与电源VDD相连，PMOS晶体管M7的栅与SN相连。
[0010]所述VFD节点电压产生电路PI包括PMOS晶体管Ml、NMOS晶体管M2、电阻R4、R5 ;其中PMOS晶体管Ml的衬底与源及电源VDD相连，PMOS晶体管Ml的栅与VBIAS相连，PMOS晶体管Ml的漏与节点VH相连，更进一步的，节点VH与节点VFD之间连接有电阻R4 ；NM0S晶体管M2的衬底与源及地GND相连，NMOS晶体管M2的栅与VBIAS相连，NMOS晶体管M2的漏与节点VL相连，更进一步的，节点VL与节点VFD之间连接有电阻R5。
[0011]所述主滤波电路P2包括电阻R1、R3，电容C1、C2、C3，以及单位增益放大器A2 ;其中电阻Rl的上端与节点A相连，电阻Rl的下端与电容Cl的上端相连，电容Cl的下端与地GND相连；节点A和地GND之间连接有电容C2 ;单位增益放大器A2的输入与节点A相连，单位增益放大器A2的输出与输出VOUT之间连接有电阻R3 ;输出VOUT与地GND之间连接有电容C3。
[0012]本实用新型是利用开关来切换滤波器的工作模式，当工作在锁相环环路锁定模式时，本实用新型的环路滤波器等效为一个无源三阶滤波器；当工作在环路电压维持模式时，通过切断本实用新型电路中A点的放电路径来达到电压维持的目的。与传统实现方式不同，本实用新型是利用切断放电路径来维持环路电压，而不是通过过大电容来延长放电时间，所以不需要大的电容，因此可以片内集成。
[0013]本实用新型所述的应用于直接发射机的锁相环环路滤波器电路的有益效果在于:本设计结构巧妙的切断了环路滤波器的放电路径，以此来达到稳定环路电压的目的，而不像传统结构那样，需要大的环路电容，因此提高了芯片的集成度，降低了成本。
【专利附图】
【附图说明】
[0014]图1是传统的用于直接发射机的锁相环环路滤波器电路结构示意图；
[0015]图2是本实用新型应用于直接发射机的锁相环环路滤波器电路结构示意图；
[0016]图3是本实用新型电路在锁相环工作在正常锁定状态下的等效电路图。
【具体实施方式】
[0017]如图2所示，是本实用新型应用于直接发射机的锁相环环路滤波器电路结构示意图。本实用新型工作过程如下:
[0018]首先，锁相环环路工作在正常锁定状态时，配置SP= “1”，SN= “0”，使得本实用新型环路滤波器工作在正常滤波状态。这时传输门SI,传输门S2导通,传输门S3关闭,来自锁相环中的电荷泵模块的输出电流ICP，通过传输门SI，传输门S2，到达A点，与电容Cl，电容C2，电阻Rl —起形成电压，此电压通过单位增益放大器A2后，到达电阻R3，经过电阻R3和电容C3形成的低通滤波器滤波后形成输出V0UT，由于此路径中的单位增益放大器A2对传输的增益没有影响，通过合理的电路设计单位增益放大器A2对传输的相位影响也可以忽略，因此当锁相环工作在正常锁定状态时，本实用新型电路可以等效为图3所示的无源三阶滤波器。
[0019]然后，当发射机发射数据时，要求锁相环工作在环路断开状态，并且要求环路滤波器上的电压能够维持住，这时，配置SP= “0”，SN= “1”，使得本实用新型环路滤波器工作在电压维持状态。此时，传输门SI，传输门S2关闭，传输门S3导通，此时输出V0UT，节点VFD，节点A这三个点的电压相等。本实用新型是利用切断A点的放电路径的方式来达到稳定输出VOUT电压的目的。与节点A直接连接的有:传输门S2的右端，单位增益放大器Al的输入，单位增益放大器A2的输入，电阻Rl和电容C2。由于单位增益放大器Al和单位增益放大器A2的输入为CMOS晶体管的栅，因此其没有有效的放电路径；电容C2上也没有有效的放电路径；由于电阻Rl下面连接的是电容Cl，因此电阻Rl也不能形成有效的放电路径。所以，电压的放电通路只有传输门S2的右端，而传输门S2右端的放电是通过其寄生二极管的放电电流来完成的，包括横向的源漏之间的寄生二极管，纵向的源漏和衬底之间的二极管。本实用新型通过巧妙的设计使得传输门S2的源漏以及衬底的电压相等来达到切断放电电流的目的。如图2中A点的电压与VFD的电压相等，而VH和VL的电压又与VFD的电压近似相等，(设计时流过PMOS晶体管Ml和NMOS晶体管M2的电流很小IOuA左右，而电阻R4、R5也只有100欧姆左右，所以VH和VL与VFD的电压差只有ImV左右)，所以所有的放电路径都被切断，漏电可以忽略，节点A的电压将被有效的维持，输出VOUT点的电压也即被有效维持。
【权利要求】
1.一种应用于直接发射机的锁相环环路滤波器电路，其特征在于:包括CMOS传输门S1、S2、S3，单位增益放大器A1，VFD节点电压产生电路P1，以及主滤波电路P2 ;其中传输门SI的右端分别与传输门S2的左端、传输门S3的右端相连，传输门SI的左端与锁相环中的模块电荷泵的输出电流ICP相连；传输门S2的右端与节点A相连；传输门S3的左端与节点VFD相连；单位增益放大器Al的输入与节点A相连，单位增益放大器Al的输出与VFD节点电压产生电路Pl的节点VFD相连；主滤波电路P2的左端与节点A相连，右端与输出VOUT相连。
2.如权利要求1所述的应用于直接发射机的锁相环环路滤波器电路，其特征在于:所述传输门SI由一个NMOS晶体管M4和一个PMOS晶体管M3通过源漏互连的方式构成，NMOS晶体管M4的衬底与地GND相连，NMOS晶体管M4的栅与SP相连，PMOS晶体管M3的衬底与电源VDD相连，PMOS晶体管M3的栅与SN相连。
3.如权利要求1所述的应用于直接发射机的锁相环环路滤波器电路，其特征在于:所述传输门S2由一个NMOS晶体管M6和一个PMOS晶体管M5通过源漏互连的方式构成，NMOS晶体管M6的衬底与节点VL相连，NMOS晶体管M6的栅与SP相连，PMOS晶体管M5的衬底与节点VH相连，PMOS晶体管M5的栅与SN相连。
4.如权利要求1所述的应用于直接发射机的锁相环环路滤波器电路，其特征在于:所述传输门S3由一个NMOS晶体管M8和一个PMOS晶体管M7通过源漏互连的方式构成，NMOS晶体管M8的衬底与地GND相连，NMOS晶体管M8的栅与SP相连，PMOS晶体管M7的衬底与电源VDD相连，PMOS晶体管M7的栅与SN相连。
5.如权利要求1所述的应用于直接发射机的锁相环环路滤波器电路，其特征在于:所述VFD节点电压产生电路Pl包括PMOS晶体管Ml、NMOS晶体管M2、电阻R4、R5 ;其中PMOS晶体管Ml的衬底与源及电源VDD相连，PMOS晶体管Ml的栅与VBIAS相连，PMOS晶体管Ml的漏与节点VH相连，更进一步的，节点VH与节点VFD之间连接有电阻R4 ；NM0S晶体管M2的衬底与源及地GND相连，NMOS晶体管M2的栅与VBIAS相连，NMOS晶体管M2的漏与节点VL相连，更进一步的，节点VL与节点VFD之间连接有电阻R5。
6.如权利要求1所述的直接发射机的锁相环环路滤波器电路，其特征在于:所述主滤波电路P2包括电阻Rl、R3、电容Cl、C2、C3、以及单位增益放大器A2 ;其中电阻Rl的上端与节点A相连，电阻Rl的下端与电容Cl的上端相连，电容Cl的下端与地GND相连；节点A和地GND之间连接有电容C2 ;单位增益放大器A2的输入与节点A相连，单位增益放大器A2的输出与输出VOUT之间连接有电阻R3 ;输出VOUT与地GND之间连接有电容C3。
【文档编号】H03L7/085GK203761369SQ201420182137
【公开日】2014年8月6日 申请日期:2014年4月16日 优先权日:2014年4月16日
【发明者】黄磊, 马杰 申请人:中科芯集成电路股份有限公司