专利名称：共用运算放大器的多通道∑-δ转换电路及其辅助方法
技术领域：
本发明涉及一种Σ-Δ转换电路及相关方法，更具体地说，涉及一种共用运算放 大器的多通道Σ-Δ转换电路及其辅助方法。
背景技术：
随着科技的发展，越来越多常用功能(如音频处理、视频处理、USB/DDR处 理、及电源管理等等)的器件被集成在同一芯片，称为片上系统(即SOC系统)，广泛应 用于音频模数转换及射频接收等领域的Σ-Δ (Sigma-Delta)转换电路也可成为片上系统的 一部分。Σ-Δ (Sigma-Delta)转换电路通过过采样将模拟信号转换成数字信号，通常可由 积分器、量化器及数模转换器(DAC)等组成。如
图1所示为现有技术中单通道一级Σ-Δ 转换电路的原理图。加法器4将输入信号Vin和从数模转换器3反馈回的信号Vft相减， 得到一信号表示为(al*Vin-bl*Vft)，其中al和bl为增益因子，接着所获得的信号被送 入积分器1中经过积分处理后得到一积分信号被送入量化器(quantizer) 2，最后，量化器2 对所述积分信号作量化处理，得到一数字信号Ycmt，同时所述数字信号Ycmt经数模转换 器3进行模数转换处理后得到一模拟信号被反馈回加法器4。如图2所示为现有技术中单通道一级Σ-Δ转换电路的具体电路图，包括一运 算放大器5，一量化器6，一数模转换器7，一采样元件Cs，一积分元件CI以及开关Sl 至S4，假设运算放大器5 (operational amplifier)处于理想工作状态，开关Sl至S4分别由 两个非交叠的时钟信号Pl和P2控制。在一个时钟周期(cycle)第一阶段，时钟信号Pl 为高电平，时钟信号P2为低电平，此时开关Sl和S3闭合(closed)，开关S2和S4关断 (open)；在所述时钟周期的第二阶段，时钟信号Pl为低电平，P2为高电平，此时开关Sl 和S3关断，开关S2和S4闭合，具体情况可分别参考图3和图4。如图3所示，在所述 时钟周期的第一阶段，采样元件Cs通过开关S 1和S3对输入信号Vin进行采样处理后两 端电压变为Vi[n_l]，此时运算放大器8不工作，则输出端电压维持不变为Vo[n-l]。接 下来，如图4所示，在所述时钟周期的第二阶段，采样元件Cs，运算放大器9，积分元件 CI依次耦接，因受运算放大器9反馈效应的影响，在所述时钟周期的第一阶段中已被充 电的采样元件Cs中的电荷向积分元件CI中转移，此时运算放大器9的输出端电压可表示 为
权利要求
1.一种共用运算放大器的多通道Σ-Δ转换电路，其特征在于，包括一积分电路，包括可共用一运算放大器的至少两个积分器，每一积分器相应地耦接 于一通道输入端，其中所述运算放大器交替地与所述至少两个积分器连通，以使所述积 分电路产生一积分信号；至少两个量化器，每一量化器均相应于所述积分电路的每一积分器，交替地与所述 积分电路连通，用于将所述积分信号与一预设信号进行比较来输出一数字信号；至少两个数模变换电路，每一数模变换电路均相应地耦接于所述每一量化器的输出 端和所述积分电路的每一积分器之间，用于将所述相应的量化器输出的数字信号转换成 模拟信号后反馈回所述积分电路的相应的积分器；以及一时钟信号发生器，耦接于所述积分电路和至少两个量化器，用于向所述积分电路 及所述至少两个量化器提供时钟信号，以控制所述运算放大器交替地与所述至少两个积 分器连通并且控制所述积分电路交替地与所述至少两个量化器连通。
2.如权利要求1所述的共用运算放大器的多通道Σ-Δ转换电路，其特征在于，所述 积分电路包括一第一积分器及一第二积分器，所述运算放大器包括一负输入端，一正输 入端和一输出端，其中所述第一积分器至少还包括一第一采样元件，在一时钟周期的非第二阶段耦接于所述第一通道输入端且在所述 时钟周期的第二阶段耦接于所述第一运算放大器的负输入端；以及一第一积分元件，在所述时钟周期的第二阶段耦接于所述第一运算放大器的负输入 端和输出端之间；所述第二积分器至少还包括一第二采样元件，在所述时钟信号周期的非第一阶段耦接于所述第二通道输入端且 在所述时钟信号周期的第一阶段耦接于所述第一运算放大器的负输入端；以及一第二积分元件，在所述时钟信号周期的第一阶段耦接于所述第一运算放大器的负 输入端和输出端之间；其中，所述时钟信号周期是由所述时钟信号发生器所决定的。
3.如权利要求2所述的共用运算放大器的多通道Σ-Δ转换电路，其特征在于，所述 转换电路中多个采样元件和多个积分元件均是电容。
4.如权利要求2所述的共用运算放大器的多通道Σ-Δ转换电路，其特征在于，还包 括多个开关，其中至少包括一第一开关，耦接于所述运算放大器负输入端与所述第一积分元件之间；以及一第二开关，耦接于所述第一积分元件与所述运算放大器输出端之间；其中，所述第一开关与第二开关同时闭合，且所述第一开关比第二开关提前关断。
5.如权利要求4所述的共用运算放大器的多通道Σ-Δ转换电路，其特征在于，还包括一第三开关，耦接于所述第一采样元件与所述运算放大器的负输入端之间；以及一第四开关，耦接于所所述第一通道输入端与所述第一采样元件；其中，所述第三开关与第四开关同时闭合，且所述第三开关比第四开关提前关断。
6.如权利要求4所述的共用运算放大器的多通道Σ-Δ转换电路，其特征在于，至少 第一开关是T型开关。
7.如权利要求1所述的共用运算放大器的多通道Σ-Δ转换电路，其特征在于所述 时钟信号发生器产生的是至少两个非交叠时钟信号。
8.如权利要求1所述的共用运算放大器的多通道Σ-Δ转换电路，其特征在于，所述 运算放大器比现有未采用运算放大器共用技术的多通道一级Σ-Δ转换电路的中的运算放 大器的增益更高并且带宽更宽。
9.一种共用运算放大器的多通道Σ-Δ转换电路，其特征在于，包括至少两级积分电路，每一级积分电路均包括可共用一运算放大器的至少两个积分 器，每一积分器相应地耦接于一通道输入端，在每一级积分电路中所述运算放大器交替 地与所述至少两个积分器连通，且前一级积分电路的输出信号交替输入至后一级积分电 路的所述至少两个积分器，以使所述至少二级积分电路产生一积分信号；至少两个量化器，每一量化器的输入端均相应于所述至少二级积分电路的最后一级 积分电路的每一积分器，交替地与所述最后一级积分电路连通，用于将所述积分信号与 一预设信号进行比较来输出一数字信号；至少两个数模转换器，每一数模变换电路均相应地耦接于所述每一量化器的输出端 和所述至少二级积分电路的每一积分器之间，用于将所述相应的量化器输出的数字信号 转换成模拟信号后反馈回所述积分电路的相应积分器；以及一时钟信号发生器，耦接于所述至少二级积分电路和至少两个量化器，用于向所述 至少二级积分电路及所述至少两个量化器提供时钟信号，以控制每一级积分电路的所述 运算放大器交替地与所述至少两个积分器连通，控制前一级积分电路的输出端与后一级 积分电路的所述至少两个积分器连通，并且控制所述最后一级积分电路交替地与所述至 少量化器连通。
10.如权利要求9所述的共用运算放大器的多通道Σ-Δ转换电路，其特征在于，所述 至少二级积分电路至少包括一第一积分电路，所述第一积分电路还包括一第一运算放大 器，一第一积分器及一第二积分器，所述第一运算放大器包括一负输入端，一正输入端 和一输出端，其中所述第一积分器至少还包括一第一采样元件，在一时钟周期的非第二阶段耦接于所述第一通道输入端且在所述 时钟周期的第二阶段耦接于所述第一运算放大器的负输入端；以及一第一积分元件，在所述时钟周期的第二阶段耦接于所述第一运算放大器的负输入 端和输出端之间；所述第二积分器至少还包括一第二采样元件，在所述时钟信号周期的非第一阶段耦接于所述第二通道输入端且 在所述时钟信号周期的第一阶段耦接于所述第一运算放大器的负输入端；以及一第二积分元件，在所述时钟信号周期的第一阶段耦接于所述第一运算放大器的负 输入端和输出端之间；其中，所述时钟信号周期是由所述时钟信号发生器所决定的。
11.如权利要求 ο所述的共用运算放大器的多通道Σ-Δ转换电路，其特征在于，其 中所述至少二级积分电路更包括一第二积分电路，所述第二积分电路还包括一第二运算 放大器，一第三积分器及一第四积分器，所述第二运算放大器包括一负输入端，一正输 入端和一输出端，其中所述第三积分器至少还包括一第三积分元件，在所述时钟周期的第一阶段耦接于所述第二运算放大器的负输入 端和输出端之间；一第三采样元件，在所述时钟周期的第一阶段耦接于所述第二运算放大器的一负输 入端且在所述时钟周期的第一阶段的前一阶段耦接于所述第一通道输入端；以及一第四采样元件，在所述时钟周期的第一阶段耦接于所述第一积分电路且在所述时 钟周期的第一阶段的前一阶段耦接于所述第二运算放大器的负输入端； 所述第四积分器至少还包括一第四积分元件，在所述时钟周期的第二阶段耦接于所述第二运算放大器的负输入 端和输出端之间；一第五采样元件，在所述时钟周期的第二阶段耦接于所述第二运算放大器的一负输 入端且在所述时钟周期的第二阶段的前一阶段耦接于所述第二通道输入端；以及一第六采样元件，在所述时钟周期的第二阶段耦接于所述第一积分电路且在所述时 钟周期的第二阶段的前一阶段耦接于所述第二运算放大器的负输入端。
12.如权利要求11所述的共用运算放大器的多通道Σ-Δ转换电路，其特征在于，所 述转换电路中多个采样元件和多个积分元件均是电容。
13.如权利要求11所述的共用运算放大器的多通道Σ-Δ转换电路，还包括多个开 关，其中至少包括一第一组开关，耦接于所述各运算放大器负输入端与所述对应的各积分元件之间；以及一第二组开关，耦接于所述各积分元件与所述对应的各运算放大器输出端之间； 其中，第一组开关和第二组开关同时闭合，且第一组开关比第二组开关提前关断。
14.如权利要求13所述的共用运算放大器的多通道Σ-Δ转换电路，其特征在于，所 述转换电路中至少第一组开关是T型开关。
15.如权利要求11所述的共用运算放大器的多通道Σ-Δ转换电路，还包括多个开 关，其中至少包括一第三组开关，耦接于所述各运算放大器负输入端与所述对应的各采样元件之间；以及一第四组开关，耦接于所述各运算放大器输出端与下一级积分电路中的采样元件之间；其中，第三组开关比第四组开关提前关断。
16.如权利要求9所述的共用运算放大器的多通道Σ-Δ转换电路，其特征在于，所述 时钟信号发生器产生的是至少两个非交叠时钟信号。
17.如权利要求9所述的共用运算放大器的多通道Σ-Δ转换电路，其特征在于，所述 各运算放大器比现有未采用运算放大器共用技术的多通道多级Σ-Δ转换电路的中的运算 放大器的增益更高并且带宽更宽。
18.如权利要求9所述的共用运算放大器的多通道Σ-Δ转换电路，其特征在于，还包 括一前馈增益单元，耦接于所述至少两级积分电路之间，用于增加一前馈增益因子以抑 制前一级积分电路输出信号中的信号分量来降低多个通道间产生的串扰。
19.一种共用运算放大器的多通道Σ-Δ转换电路的辅助方法，用于一种共用至少一个运算放大器的多通道Σ-Δ转换电路，所述转换电路可输入至少两路信号包括至少一第 一输入信号和一第二输入信号，及输出相应的至少一第一输出信号和一第二输出信号， 其特征在于，包括在一时钟周期的非第一阶段，对所述第一输入信号进行采样处理，得到一第一采样 信号，及在第一阶段，对所述第一采样信号和第一输出信号的反馈信号进行积分处理， 得到一第一积分信号；以及在一时钟周期的非第二阶段，对所述第二输入信号进行采样处理，得到一第二采样 信号，及在第二阶段，对所述第二采样信号和第二输出信号的反馈信号进行积分处理， 得到一第二积分信号。
20.如权利要求19所述的共用运算放大器的多通道Σ-Δ转换电路的辅助方法，其特 征在于，所述第一输出信号的反馈信号是由所述第一积分信号经量化处理和数模转换得 到的，所述第二输出信号的反馈信号是由所述第二积分信号经量化处理和数模转换得到 的。
21.如权利要求19所述的共用运算放大器的多通道Σ-Δ转换电路的辅助方法，所述 转换电路可输出相应的至少一第三输出信号和一第四输出信号，其特征在于，包括在时钟周期的第一阶段，对所述第一输入信号和第一积分信号进行采样处理分别得 到一第三采样信号和一第四采样信号，在时钟周期的下个阶段对所述第三采样信号，第 四采样信号以及第三输出信号的反馈信号进行积分处理，得到一第三积分信号；以及在时钟周期的第二阶段，对所述第二输入信号和第二积分信号进行采样处理分别得 到一第五采样信号和一第六采样信号，在时钟周期的下个阶段对所述第五采样信号，第 六采样信号和第四输出信号的反馈信号进行积分处理，得到一第四积分信号。
22.如权利要求21所述的共用运算放大器的多通道Σ-Δ转换电路的辅助方法，其特 征在于，所述第三输出信号的反馈信号由第三积分信号经量化处理和数模转换得到的， 所述第四输出信号的反馈信号是由第四积分信号经量化处理和数模转换得到的。
23.如权利要求19所述的共用运算放大器的多通道Σ-Δ转换电路的辅助方法，其 特征在于，所述时钟周期是由一时钟信号发生器所产生的至少两个非交叠时钟信号决定 的。
24.如权利要求23所述的共用运算放大器的多通道Σ-Δ转换电路的辅助方法，其特 征在于，所述至少两个非交叠时钟信号中还包括延迟时钟信号和非延迟时钟信号。
25.如权利要求19所述的共用运算放大器的多通道Σ-Δ转换电路的辅助方法，其特 征在于，所述至少一个运算放大器比现有未采用运算放大器共用技术的多通道多级Σ-Δ 转换电路中的运算放大器增益更高并且带宽更宽。
全文摘要
本发明公开了一种共用运算放大器的多通道∑-Δ转换电路及其辅助方法，该电路包括第一级积分电路，包括可共享第一运算放大器的多个积分器，用于对至少两通道输入端的输入信号进行积分；多级积分电路，耦接于第一级积分电路，其每一级均包括可共享一运算放大器的多个积分器；多个量化器，耦接于多级积分电路，用于比较相应积分器的输出信号与一预设信号以输出数字信号；多个数模转换电路，相应地耦接于所述多个量化器，用于将相应的量化器输出的数字信号转换成模拟信号后反馈回每一级积分电路的相应积分器；以及一时钟信号发生器，用于向所述多级积分电路及所述多个量化器提供时钟信号。此转换电路可共享运算放大器，从而大大节省面积和功耗。
文档编号H03M3/04GK102025378SQ20091020564
公开日2011年4月20日 申请日期2009年9月29日 优先权日2009年9月14日
发明者史德立, 程剑平, 陈建球 申请人:晨星半导体股份有限公司, 晨星软件研发(深圳)有限公司