专利名称：基准频率生成电路、半导体集成电路和电子设备的制作方法
技术领域：
本发明涉及生成基准时钟的基准频率生成电路，具体而言涉及基准频率生成电路 中的振荡控制。
背景技术：
以往，PLL或DLL这种时钟生成电路基于基准频率生成具有希望的频率的时钟。作 为生成该基准频率的电路的例子，已知包括电阻和电容的RC振荡器、包括电流源和电容的 IC振荡器。这种振荡器(基准频率生成电路)可以大致分为专利文献1和专利文献2等公 开的单端型、专利文献3和专利文献4等公开的差动型。图24A表示专利文献1公开的现有单端型基准频率生成电路的结构。在该电路中， 振荡电路81通过对电容C进行充电/放电输出振荡信号OSC。振荡控制电路82为了控制 振荡电路81的充放电动作，输出基准时钟CK。如图24B所示，当振荡信号OSC的信号电平达到规定电压VH时，基准时钟CK从低 电平迁移至高电平。由此，电容C被放电从而振荡信号OSC的信号电平减少。经过规定时 间之后，基准时钟CK从高电平迁移至低电平。由此，电容C被充电从而振荡信号OSC的信 号电平增加。这样一来，生成与振荡电路81的时间常数对应的频率的基准时钟CK。图25A表示专利文献3公开的现有差动型基准频率生成电路的结构。在该电路中， 振荡电路91分别对电容C1、C2进行充电/放电，由此输出振荡信号0SC1、0SC2。振荡控制 电路92为了控制振荡电路91的充放电动作，输出基准时钟CK1、CK2。如图25B所示，当振荡信号OSCl的信号电平达到变换器901的阈值电压VTl时， 基准时钟CKl从低电平迁移至高电平，基准时钟CK2从高电平迁移至低电平。由此，电容Cl 被放电从而振荡信号OSCl的信号电平减少，同时电容C2被充电从而振荡信号0SC2的信号 电平增加。接下来，当振荡信号0SC2的信号电平达到变换器902的阈值电压VT2时，基准 时钟CKl从高电平迁移至低电平，基准时钟CK2从低电平迁移至高电平。由此，电容Cl被 充电从而振荡信号OSCl的信号电平增加，同时电容C2被放电从而振荡信号0SC2的信号电 平减少。这样一来，生成与振荡电路91的时间常数对应的频率的基准时钟CK1、CK2。专利文献1 JP特开平9-107273号公报专利文献2 JP特开平9-312552号公报专利文献3 JP特开平6-77781号公报专利文献4 JP特开平10-70440号公报但是，在现有的差动型基准频率生成电路中，由于构成振荡控制电路92的各要素 具有延迟时间，因此振荡信号OSCl (或者0SC2)的信号电平达到规定电压之后，经过振荡控 制电路92的响应时间At后基准时钟CK1、CK2的信号电平才迁移。因此，基准时钟CK1、 CK2的频率不仅因过渡时间Tic(振荡信号的信号电平达到规定电压为止的时间)，还因为 延迟时间(响应时间At)而变动。此外，在现有的单端型基准频率生成电路中，为了在电容C充电完成之后，使基准时钟CK的信号电平复原重新开始电容C的充电，需要设定复位时间ΔΤ。因此，基准时钟CK 的频率不仅因为过渡时间Tic，还因为延迟时间(响应时间At和复位时间ΔΤ)而变动。这种延迟时间不是恒定时间，会因周边环境的变动(例如，温度变化或电源电压 变动等)而变化。因此，难以使基准时钟的频率稳定。此外，越是提高基准时钟的频率，延迟 时间相对于过渡时间的比例越高，基准时钟的频率波动越显著。为了减轻这种延迟时间带 来的影响，必需增加振荡控制电路的电力供给量从而缩短振荡控制电路的响应时间，因此， 伴随着基准时钟频率的高速化，基准频率生成电路的消耗电力增大。
发明内容
因此，本发明的目的在于在基准频率生成电路中抑制因延迟时间的变动引起的基 准时钟的频率变动。根据本发明的一个方面，基准频率生成电路生成基准时钟，其包括振荡电路，对 所述基准时钟的信号电平的迁移进行响应，交替进行增加第1振荡信号的信号电平并且减 少第2振荡信号的信号电平的动作、增加所述第2振荡信号的信号电平并且减少所述第1 振荡信号的信号电平的动作；振动控制电路，当检测到所述第1振荡信号的信号电平达到 比较电压时，使所述基准时钟的信号电平迁移至第1逻辑电平，当检测到所述第2振荡信号 的信号电平达到所述比较电压时，使所述基准时钟的信号电平迁移至第2逻辑电平；和参 考控制电路，增减所述比较电压，使得与所述第1以及第2振荡信号各自的电力成比例的中 间信号的信号电平和基准电压之间的差变小。在上述基准频率生成电路中，通过实施反馈控制，使得第1和第2振荡信号各自的 电力恒定，能够抑制因延迟时间的变动引起的基准时钟的频率变动。由此，能够抑制消耗电 力的增大，同时能够实现基准时钟的频率高速化。再有，通过实施反馈控制，比环形频带低 的频带的噪声分量被衰减，因此，能够抑制基准频率生成电路内的低频噪声。由此，能够提 高基准频率生成电路的谐振特性⑴值)，能够减少基准时钟的频率偏差。根据本发明的另一个方向，基准频率生成电路生成基准时钟，其包括振荡电路， 对所述基准时钟的信号电平的迁移进行响应，交替进行增加振荡信号的信号电平的动作、 和减少所述振荡信号的信号电平的动作；振动控制电路，当检测到所述振荡信号的信号电 平达到比较电压时，使所述基准时钟的信号电平迁移至第1逻辑电平，经过规定时间之后 使所述基准时钟的信号电平迁移至第2逻辑电平；和参考控制电路，增减所述比较电压，使 得与所述振荡信号的电力成比例的中间信号的信号电平和基准电压之间的差变小。在上述基准频率生成电路中，通过实施反馈控制，使得振荡信号的信号电平恒定， 由此能够控制因延迟时间的变动引起的基准时钟的频率变动。由此，与现有的单端型基准 频率生成电路相比，能够抑制消耗电力的增大，同时能够实现基准时钟的频率高速化。此 外，能够减少基准时钟的频率偏差。如以上所述，本发明能够抑制因延迟时间的变动引起的基准时钟的频率变动。
图1是表示基于实施方式1的基准频率生成电路的结构例的图。图2是用于对图1所示的基准频率生成电路的振荡动作进行说明的时序图。
图3是用于对图1所示的基准频率生成电路的反馈控制进行说明的时序图。图4A、图4B是用于对图1所示的参考控制电路的变形例进行说明的图。图5是表示基于实施方式2的基准频率生成电路的结构例的图。图6是用于对图5所示的基准频率生成电路的振荡动作进行说明的时序图。图7A、图7B、图7C是表示图5所示的基准频率生成电路中的振荡信号的波形和振 荡信号的累积平均电力的波形曲线。图8是图5所示的振荡电路和参考控制电路的简易模型图。图9是表示基于图8所示的简易模型的灵敏度解析结果的曲线。图10是表示基于实施方式3的基准频率生成电路的结构例的图。图11是用于对图10所示的基准频率生成电路的动作进行说明的时序图。图12A、图12B是用于对图10所示的参考控制电路的变形例进行说明的图。图13是表示基于实施方式4的基准频率生成电路的结构例的图。图14是用于对图13所示的基准频率生成电路的动作进行说明的时序图。图15A、图15B是用于对初始化电路进行说明的图。图16是用于对RC滤波器的变形例进行说明的图。图17A是没有应用斩波技术时的比较电压的波形图。图17B是应用了斩波技术时 的比较电压的波形图。图18是用于对斩波技术带来的效果进行说明的曲线。图19A、图19B、图19C是用于对基准电压生成电路的变形例进行说明的图。图20是表示具备图1所示的基准频率生成电路的半导体集成电路的结构例的图。图21是表示具备图20所示的半导体集成电路的电子设备的结构例的图。图22是用于对振荡电路的变形例进行说明的图。图23是用于对图1所示的基准频率生成电路的变形例进行说明的图。图24A是现有的单端型基准频率生成电路的结构图。图24B是表示图24A所示的 基准频率生成电路的动作的时序图。图25A是现有的差动型基准频率生成电路的结构图。图25B是表示图25A所示的 基准频率生成电路的动作的时序图。图中1、2、3、4 基准频率生成电路11、21、41 振荡电路12、42 振荡控制电路13,23 基准电压生成电路14、34、44 参考控制电路104a、104b 开关105、105a、105b、105c、105d RC 滤波器301a,301b 电阻500 初始化电路601 差动放大电路602 分频电路
603,604 开关
具体实施例方式以下，参照附图对本发明的实施方式进行详细说明。此外，对图中相同或相当的部 分附于相同的符号，并不重复进行说明。(实施方式1)图1是表示基于本发明的实施方式1的基准频率生成电路1的结构例。该电路1 生成基准时钟CKa、CKb，其具备振荡电路11、振荡控制电路12、基准电压生成电路13、参考 (reference)控制电路14。基准时钟CKa、CKb各自具有与振荡电路11的时间常数相对应 的频率，各自的信号电平以彼此互补的方式变动。[振荡电路以及振荡控制电路]振荡电路11对基准时钟CKa、CKb的信号电平的迁移进行响应，互补地增减振荡信 号OSCa、OSCb的信号电平。振荡电路11包括电容Ca、Cb用于分别生成振荡信号OSCa、 OSCb ；恒电流源CSlOla, CSlOlb，用于提供恒电流；和开关Sffla, Sff2a, SWlb、SW2b (连接切 换部)，用于切换电容Ca、Cb的切换状态。当振荡控制电路12检测到振荡信号OSCa的信号 电平(或者，振荡信号OSCb的信号电平)变得比比较电压VR高时，使基准时钟CKa、CKb的 信号电平迁移。振荡控制电路12包括比较器CMPa，对比较电压VR和振荡信号OSCa的信 号电平进行比较；比较器CMPb，对比较电压VR和振荡信号OSCb的信号电平进行比较；和RS 锁存电路102，接受比较器CMPa、CMPb的输出信号0UTa、0UTb从而输出基准时钟CKa、CKb。[振荡动作]在此，参照图2对图1所示的振荡电路11和振荡控制电路12进行的振荡动作进 行说明。当振荡信号OSCa的信号电平变得比比较电压VR高时，比较器CMPa使输出信号 OUTa从高电平迁移至低电平。RS锁存电路102对输出信号OUTa的迁移进行响应，使基准 时钟CKa迁移至高电平并且使基准时钟CKb迁移至低电平。在振荡电路11中，对基准时钟 CKa、CKb的迁移进行响应，开关SWla、SW2b变为截止状态并且开关SWlb、SW2a变为导通状 态，电容Ca被放电，电容Cb被充电。这样，振荡电路11使振荡信号OSCa的信号电平减少， 并且以IC时间常数(由恒电流源CS IOlb的电流值和电容Cb的电容值决定的时间常数) 使振荡信号OSCb的信号电平增加。另一方面，当振荡信号OSCb的信号电平变得比比较电压VR高时，比较器CMPb使 输出信号OUTb从高电平迁移至低电平。RS锁存电路102使基准时钟CKa迁移至低电平并 且使基准时钟CKb迁移至高电平。在振荡电路11中，对基准时钟CKa、CKb的迁移进行响应， 从而开关SWla、SW2b变为导通状态并且开关SWlb、SW2a变为截止状态，电容Ca被充电，电 容Cb被放电。这样，振荡电路11以IC时间常数(由恒电流源CSlOla的电流值和电容Ca 的电容值决定的时间常数)使振荡信号OSCa的信号电平增加，并且使振荡信号OSCb的信 号电平减少。[基准电压生成电路]返回图1，基准电压生成电路13生成相对于接地电压GND具有规定电位差的恒电 压来作为基准电压Vref。基准电压生成电路13包括带隙参考电路(BGR) 103、恒电压电路
8(pMOS晶体管T103、电阻R102、R103、差动放大电路A103)。[参考控制电路]参考控制电路14对比较电压RV进行增减，使得与振荡信号OSCa、OSCb各自的电 力成比例的中间信号Sp的信号电平(在此，振荡信号0SCa、0SCb的各时间常数波形的累积 平均电力)与基准电压Vref之间的差变小。参考控制电路14包括开关l(Ma、104b (开关 电路)和RC滤波器105。基准时钟CKb的信号电平为高电平时，开关10 处于导通状态，使振荡信号OSCa 通过。另一方面，由于基准时钟CKa的信号电平为低电平，因此开关104b处于截止状态，截 断振荡信号OSCb。此外，基准时钟CKb的信号电平为低电平时，开关10 处于截止状态，截 断振荡信号OSCa。另一方面，由于基准时钟CKa的信号电平为高电平，因此开关10 处于 导通状态，使振荡信号OSCb通过。这样，对基准时钟CKa、CKb的信号电平的迁移进行响应 交替使振荡信号OSCa、OSCb通过，由此基准时钟CKa、CKb各自的时间常数波形分量(以振 荡电路11的时间常数增加的波形分量)提供给RC滤波器105。RC滤波器105具有从通过开关104a、104b的振荡信号OSCa、OSCb提取与其振荡 信号的电力成比例的中间信号Sp的功能(信号提取功能)、输出与中间信号Sp的信号电平 和基准电压Vref之间的差相对应的比较电压VR的功能(差分输出功能)。例如，RC滤波 器105包括电阻R105、电容C105、差动放大电路A105。也就是说，RC滤波器105由具有信 号提取功能和差分输出功能的积分电路构成。[反馈控制]接下来，参照图3对由图1所示的参考控制电路14进行的反馈控制进行说明。当振荡控制电路12的响应时间At(从振荡信号OSCa、OSCb的信号电平达到比 较电压VR起，直到基准时钟CKa、CKb的信号电平迁移为止的延迟时间)变短时，基准时钟 CKa、CKb的周期变短。此外，由于振荡信号0SCa、0SCb的信号电平的增加期间(也就是，电 容Ca、Cb的充电期间)也变短，因此振荡信号的0SCa、0SCb的最大振幅减少。其结果，中间 信号Sp的信号电平变得比基准电压VR低，参考控制电路14使比较电压VR增加。由此，过 渡时间Tic (从基准时钟CKa、CKb的信号电平迁移起，直至振荡信号0SCa、0SCb的信号电平 达到比较电压VR为止的时间)变长，从而基准时钟CKa、CKb的周期变长。此外，振荡信号 OSCa.OSCb的信号电平的增加期间也变长，从而振荡信号0SCa、0SCb的最大振幅增加，中间 信号Sp的信号电平与基准电压VR之间的差变小。相反，当振荡控制电路12的响应时间Δ t变长时，基准时钟CKa、CKb的周期变长。 此外，振荡信号OSCa、OSCb的信号电平的增加期间也变长，其结果中间信号Sp的信号电平 变得比基准电压VR高，因此参考控制电路14减少比较电压VR。由此，过渡时间Tic变短， 从而基准时钟CKa、CKb的周期变短。如以上所述，通过实施反馈控制，使得振荡信号OSCa、OSCb各自的合计电力为恒 定，能够抑制因延迟时间的变动引起的基准时钟CKa、CKb的周期变动。由此，能抑制消耗电 力(特别是比较器CMPa、CMPb的消耗电力)的增大，同时能够实现基准时钟CKa、CKb的频 率的高速化。再有，由于比反馈控制的环形频带低的频带的噪声分量被衰减，因此能够降低基 准频率生成电路内的低频噪声(例如，比较电压VR的低频噪声、比较器CMPa、CMPb的输出噪声等)。由此，能够提高基准频率生成电路的振荡特性⑴值)，能够减少基准时钟CKa、 CKb的频率偏差。此外，基准电压生成电路13将接地电压GND作为基准生成基准电压Vref，因此即 便电源电压VDD有变动基准电压Vref也没有变动。所以，比较电压VR的不希望的波动得 到抑制，其结果可使过渡时间Tic的长度稳定。由此，能够抑制因电源电压VDD的变动引起 的基准时钟CKa、CKb的频率变动。(参考控制电路的变形例)如图4A、图4B所示，参考控制电路14可以代替RC滤波器105而包括RC滤波器 IO^u 105b。如图4A所示的RC滤波器10 包括低通滤波器LPF，具有信号提取功能；差 动放大电路A105，具有差分输出功能；和电容Cl 11，对来自差动放大电路A105的比较电压 VR进行平滑。图4B所示的RC滤波器10 中，代替图4A所示的低通滤波器LPF，包括分别 与开关104a、104b对应的低通滤波器LPFa、LPi^b。在该RC滤波器10 中，分别从振荡信 号0SCa、0SCb提取出中间信号之后，对这些中间信号进行合成然后作为中间信号Sp提供给 差动放大电路A105。这样，参考控制电路14既可以包括图1这种功能一体型的RC滤波器 105，也可以包括图4A、图4B这种功能分离型的RC滤波器105a、10 。此外，参考控制电路 14还可以包括其他电路(例如，使通过开关之后的振荡信号的电力衰减的衰减器)。(实施方式2)图5是表示基于本发明的实施方式2的基准频率生成电路2的结构例。该电路2 中，代替图ι所示的振荡电路11、基准电压生成电路13，具备振荡电路21、基准电压生成电 路23。其他结构与图1相同。[振荡电路]振荡电路21中，代替图1所示的恒电流源CSlOla、CSlOlb，包括电阻R201a、 R201b。如图6所示，在过渡期间Trc中，振荡信号OSCa以RC时间常数(由电阻R201a的 电阻值和电容Ca的电容值决定的时间常数)增加，振荡信号OSCb以RC时间常数(由电阻 R201b的电阻值和电容Cb的电容值决定的时间常数)增加。这样，通过将恒电流源CSlOla、 CSlOlb置换为电阻R201a、电阻R201b，能够除去恒电流源中发生的Ι/f噪声(与频率成反 比例的噪声分量)，因此，与图1所示的基准频率生成电路1相比能够提高基准时钟CKa、 CKb的频率稳定性。再有，与恒电流源CS101a、CS101b相比，由于电阻R201a、R201b的经年 劣化较少，因此能够长时间高精度生成基准时钟CKa、CKb。[基准电压生成电路]基准电压生成电路23包括电阻R202、R203。电阻R202、R203在电源电压VDD和 接地电压GND的电压间进行电阻分割，从而生成基准电压Vref。在此，对电源电压VDD、振荡信号OSCa、以及振荡信号OSCa的累积平均电力(也 就是，中间信号Sp)的关系进行说明。图7A、图7B、图7C分别表示电源电压VDD为0.9V、 1. OVU. IV时的振荡信号OSCa的时间常数波形(图中的细线)和振荡信号OSCa的累积平 均电力的波形(图中的粗线)。如图7A、图7B、图7C所示，随着电源电压VDD的增加振荡 信号OSCa的信号电平的增加速度上升。因此，随着电源电压VDD的增加，基准电压Vref没 有变动的情况下，因为比较电压VR也没有变动，因此过渡时间Trc变动从而基准时钟CKa、 CKb的频率会发生变动。另一方面，即便电源电压VDD变动，累积平均电力相对于电源电压VDD的比例达到规定比例之前的时间恒定。例如，直至累积平均电力达到电源电压VDD1/2 之前的时间，总为2. 5 μ S。也就是说，如果控制比较电压VR使得中间信号Sp相对于电源电 压VDD的比例恒定，那么就能够使过渡时间Trc的长度恒定。基准电压生成电路23生成基准电压Vref，使得基准电压Vref相对于电源电压 VDD的比例恒定。由此，参考控制电路14能够控制比较电压VR使得中间信号Sp相对于电 源电压VDD的比例为恒定，其结果可抑制因电源电压VDD的变动引起的基准时钟的频率变动。[基于简易模型的解析]接下来，对基准电压Vref相对于电源电压VDD的比例与过渡时间Trc之间关系进 行说明。图8是表示电容Ca的充电期间的振荡电路21和参考控制电路14的简易模型。在 该简易模型中，“C”对应电容01，“1 1”对应电阻1 201 “1 2”对应电阻1 105，“1/’对应电源 VDD, "Vref"对应基准电源Vref，"Vx"对应振荡信号OSCa的信号电平。在此，当将过渡时间Trc设为“ τ ”时，在过渡时间Trc中对电容Ca进行充电的电 荷量可由(式1)表示，振荡信号OSCa的累积平均电力(也就是中间信号Sp)可由(式2) 表不。
权利要求
1.一种基准频率生成电路，生成基准时钟，其特征在于包括振荡电路，对所述基准时钟的信号电平的迁移进行响应，交替进行增加第1振荡信号 的信号电平并且减少第2振荡信号的信号电平的动作、以及增加所述第2振荡信号的信号 电平并且减少所述第1振荡信号的信号电平的动作；振动控制电路，当检测到所述第1振荡信号的信号电平达到比较电压时，使所述基准 时钟的信号电平迁移至第1逻辑电平，当检测到所述第2振荡信号的信号电平达到所述比 较电压时，使所述基准时钟的信号电平迁移至第2逻辑电平；和参考控制电路，增减所述比较电压，使得与所述第1以及第2振荡信号各自的电力成比 例的中间信号的信号电平和基准电压之间的差变小。
2.根据权利要求1所述的基准频率生成电路，其特征在于， 所述参考控制电路包括第1和第2电阻，分别使所述第1以及第2振荡信号通过；和 RC滤波器，从合成分别通过所述第1和第2电阻的第1以及第2振荡信号之后得到的 合成信号，提取与该合成信号的电力成比例的信号作为所述中间信号，并且输出与该提取 出的中间信号的信号电平和所述基准电压之间的差相对应的电压，来作为所述比较电压。
3.根据权利要求1所述的基准频率生成电路，其特征在于包括 所述参考控制电路包括开关电路，对所述基准时钟的信号电平的迁移进行响应，使所述第1以及第2振荡信号 交替通过；和RC滤波器，从通过了所述开关电路的振荡信号提取与该振荡信号的电力成比例的信 号，来作为所述中间信号，并且输出与该提取出的中间信号的信号电平和所述基准电压之 间的差相对应的电压，来作为所述比较电压。
4.根据权利要求1、2、3的任意一项所述的基准频率生成电路，其特征在于，还具备基准电压生成电路，通过在第1电压和第2电压的电压间进行电阻分割，从而 生成所述基准电压， 所述振荡电路包括第1和第2电容，用于分别生成所述第1以及第2振荡信号； 电阻部，具有1个以上的电阻；和连接切换部，对所述基准时钟的信号电平的迁移进行响应，交替切换第1和第2的连接 状态，在所述第1连接状态中，所述第1电容经由所述电阻部与提供所述1电压的第1节点 连接，所述第2电容与提供所述第2电压的第2节点连接，在所述第2连接状态中，所述第2电容经由所述电阻部与所述第1节点连接，所述第1 电容与所述第2节点连接。
5.根据权利要求1、2、3的任意一项所述的基准频率生成电路，其特征在于，还具备基准电压生成电路，生成相对于第1和第2电压的任意一个具有规定电位差的 恒电压，来作为所述基准电压， 所述振荡电路包括第1和第2电容，用于分别生成所述第1以及第2振荡信号；电流供给部，用于提供恒电流；和连接切换部，对所述基准时钟的信号电平的迁移进行响应，交替切换第1和第2的连接 状态，在所述第1连接状态中，所述第1电容经由所述电流供给部与提供所述第1电压的第 1节点连接，所述第2电容与提供所述第2电压的第2节点连接，在所述第2连接状态中，所述第2电容经由所述电流供给部与所述第1节点连接，所述 第1电容与所述第2节点连接。
6.根据权利要求1所述的基准频率生成电路，其特征在于，还具备初始化电路，将所述比较电压的信号电平初始化为预先规定的信号电平。
7.根据权利要求1所述的基准频率生成电路，其特征在于， 所述基准电压是可变电压。
8.根据权利要求1所述的基准频率生成电路，其特征在于， 所述基准电压具有温度梯度特性。
9.一种基准频率生成电路，生成基准时钟，其特征在于包括振荡电路，对所述基准时钟的信号电平的迁移进行响应，交替进行增加振荡信号的信 号电平的动作、和减少所述振荡信号的信号电平的动作；振动控制电路，当检测到所述振荡信号的信号电平达到比较电压时，使所述基准时钟 的信号电平迁移至第1逻辑电平，经过规定时间之后使所述基准时钟的信号电平迁移至第 2逻辑电平；和参考控制电路，增减所述比较电压，使得与所述振荡信号的电力成比例的中间信号的 信号电平和基准电压之间的差变小。
10.根据权利要求9所述的基准频率生成电路，其特征在于，所述参考控制电路包括RC滤波器，从所述振荡信号提取所述中间信号，并且输出与 该提取出的中间信号的信号电平和所述基准电压之间的差相对应的电压，来作为所述比较 电压。
11.根据权利要求2、3、10的任意一项所述的基准频率生成电路，其特征在于， 所述RC滤波器包括差动放大电路，具有分别与所述中间信号和所述基准电压相对应的一对输入端子，输 出与所述中间信号的信号电平和所述基准电压之间的差相对应的一对输出电压；和斩波电路，周期地切换所述中间信号以及所述基准电压与所述一对输入端子之间的对 应关系，交替选择所述一对输出电压作为所述比较电压。
12.根据权利要求11所述的基准频率生成电路，其特征在于， 所述RC滤波器还包括分频电路，对所述基准时钟进行分频，所述斩波电路对所述分频电路的输出进行响应，从而实行所述对应关系的切换和所述 输出电压的选择。
13.一种半导体集成电路，其特征在于，包括 权利要求1或9所述的基准频率生成电路；和CPU，与来自所述基准频率生成电路的基准时钟同步地进行动作。
14.一种电子设备，其特征在于，具备权利要求13所述的半导体集成电路。
全文摘要
本发明提供一种基准频率生成电路、半导体集成电路和电子设备。振荡电路(11)对基准时钟(CKa、CKb)的信号电平的迁移进行响应，互补地增减振荡信号(OSCa、OSCb)的信号电平。振荡控制电路(12)对振荡信号(OSCa、OSCb)的信号电平与比较电压(VR)进行比较，基于比较结果使基准时钟(CKa、CKb)的信号电平迁移。参考控制电路(14)增减比较电压(VR)，使得分别与振荡信号(OSCa、OSCb)的电力成比例的中间信号(Sp)的信号电平和基准电压(Vref)之间的差减小。
文档编号H03K4/501GK102119487SQ200980130929
公开日2011年7月6日 申请日期2009年3月23日 优先权日2008年8月7日
发明者崎山史朗, 德永祐介, 松本秋宪, 道正志郎 申请人:松下电器产业株式会社