基准频率生成电路、半导体集成电路及电子设备的制作方法

专利名称：基准频率生成电路、半导体集成电路及电子设备的制作方法
技术领域：
本发明涉及一种生成基准时钟的基准频率生成电路，进一步具体而言涉及的是一种基准时钟的频率修正技术。
背景技术：
迄今为止，像PLL (锁相环路)、DLL (延迟锁相环路)那样的时钟生成电路根据基准频率生成具有所需频率的时钟。作为这种生成基准频率的电路示例，能够列举出专利文献I中所记载的基准频率生成电路。在专利文献I的基准频率生成电路中实施反馈控制，使得由振荡电路生成的两个振荡信号的振幅恒定。由此，能够抑制因振荡控制电路的延迟时间变动弓I起的基准时钟的频率变动。 专利文献I :国际公开第2010/016167号小册子

发明内容
-发明所要解决的技术问题-不过，若振荡电路的时间常数变化，基准时钟的频率就会产生变动。例如，当用多晶娃电阻作为振荡电路的构成兀件时，多晶娃电阻的电阻值有时会由于外加应力或高温而产生变动，其结果是振荡电路的时间常数产生变动。具体而言，当应力外加在多晶硅电阻上时，由于多晶硅结构产生变形，因而多晶硅电阻的电阻值产生变动。还有，当高温(约200°C以上)加在多晶硅电阻上时，由于氢离子与多晶硅电阻的悬挂键缺陷(danglingbonddefect)结合，因而多晶硅电阻的电阻值产生变动。为此，由于在半导体芯片制造工艺中外加应力及高温(例如，在封装工序中外加应力以及在封装表面的印刷工序或回流焊工序(reflowing step)中外加高温)，因而会使基准时钟的频率产生变动。因此，本发明的目的在于提供一种能够对基准时钟的频率变动进行修正的基准频率生成电路。-用以解决技术问题的技术方案-根据本发明的一个方面，基准频率生成电路是生成基准时钟的电路，其包括振荡电路、振荡控制电路、参考控制电路和基准电压控制电路，该振荡电路对所述基准时钟的信号电平的跃迁进行响应，交替地进行增加第一振荡信号的信号电平并且减少第二振荡信号的信号电平的动作和增加所述第二振荡信号的信号电平并且减少所述第一振荡信号的信号电平的动作，该振荡控制电路当检测到所述第一振荡信号的信号电平达到比较电压时，使所述基准时钟的信号电平跃迁至第一逻辑电平，当检测到所述第二振荡信号的信号电平达到所述比较电压时，使所述基准时钟的信号电平跃迁至第二逻辑电平，该参考控制电路增减所述比较电压，使得与所述第一振荡信号及所述第二振荡信号各自的振幅成正比的中间信号的信号电平和基准电压之差减小，该基准电压控制电路根据具有预先已设定好的参考频率的参考时钟和所述基准时钟之间的频率差增减所述基准电压。在所述基准频率生成电路中，根据参考时钟与基准时钟之间的频率差来增减基准电压，从而能够以参考时钟的频率为基准对基准时钟的频率变动进行修正。此外，所述基准电压控制电路也可以构成为能够在根据所述参考时钟与所述基准时钟之间的频率差增减所述基准电压的频率修正模式和不论所述参考时钟与所述基准时钟之间的频率差为多少都保持所述基准电压的频率保持模式之间进行切换。通过具有上述结构，从而与基准电压控制电路总执行频率修正动作的情况相比，能够降低基准频率生成电路的功耗。-发明的效果-如上所述，能够对基准时钟的频率变动进行修正。


图I是表示基准频率生成电路的结构示例的图。图2是用以说明图I所示的基准频率生成电路的振荡动作的图。图3是用以说明图I所示的基准频率生成电路的反馈控制的图。图4是表示基准电压控制电路的结构示例I的图。图5是表示数模转换器的结构示例的图。图6是表示基准电压控制电路的结构示例2的图。图7是表示基准电压控制电路的结构示例3的图。图8是表示基准电压控制电路的结构示例4的图。图9是用以说明无线接收电路的图。图10是用以说明振荡电路的变形例的图。图11是用以说明图10所示的基准频率生成电路的工作情况的图。图12是用以说明参考控制电路的变形例I的图。图13是用以说明参考控制电路的变形例2的图。图14是用以说明图13所示的基准频率生成电路的工作情况的图。图15是用以说明参考控制电路的变形例3的图。图16是用以说明阻容滤波器的变形例的图。图17㈧是没有应用斩波技术时的比较电压的波形图。图17⑶是应用了斩波技术时的比较电压的波形图。图18是用以说明斩波技术所带来的效果的图。图19是表示包括基准频率生成电路的半导体集成电路的结构示例的图。图20是表示包括半导体集成电路的电子设备的结构示例的图。图21是用以说明基准频率生成电路的变形例的图。-符号说明-I-基准频率生成电路；11、21-振荡电路；12_振荡控制电路；13、23、33、43_基准电压控制电路；14、34_参考控制电路；15_无线接收电路；10_振荡器；20_无线发送电路；111-频率比较器；112_数字控制器；113_数模转换器；114、115_计数器；116_差分算出部；117-电阻分压部；118_选择器；121_相位频率比较器；122_数字控制器；123_Λ Σ调制器；124-数模转换器；125_低通滤波器；131_相位频率比较器；132_电荷泵；133_低通滤波器；140-分频器；141_相位频率比较器；142_低通滤波器；7_半导体集成电路。
具体实施例方式下面，参照附图对实施方式进行详细的说明。此外，对图中相同或者相当的部分标注同一符号，并不重复加以说明。(基准频率生成电路)图I表示的是基准频率生成电路I的结构示例。该电路I生成基准时钟CKa、CKb，其包括振荡电路11、振荡控制电路12、基准电压控制电路13和参考控制电路14。基准时钟CKa、CKb分别具有与振荡电路11的时间常数相对应的频率，各自的信号电平以彼此互补的方式变动。[振荡电路及振荡控制电路]振荡电路11对基准时钟CKa、CKb的信号电平的跃迁进行响应，互补地增减振荡信 号OSCa、OSCb的信号电平。振荡电路11包括用以分别生成振荡信号OSCa、OSCb的电容Ca、Cb，用以提供恒流的恒流源CSlOla、CSlOlb和用以切换电容Ca、Cb的连接状态的开关Sffla, Sff2a, Sfflb, SW2b (连接切换部)。振荡控制电路12检测到振荡信号OSCa的信号电平(或者振荡信号OSCb的信号电平)高于比较电压VR时就使基准时钟CKa、CKb的信号电平跃迁。振荡控制电路12包括对比较电压VR和振荡信号OSCa的信号电平进行比较的比较器CMPa，对比较电压VR和振荡信号OSCb的信号电平进行比较的比较器CMPb，和接收比较器CMPa、CMPb的输出信号OUTa、OUTb后输出基准时钟CKa、CKb的RS锁存电路102。[振荡动作]在此，参照图2对图I所示的振荡电路11和振荡控制电路12进行的振荡动作加以说明。当振荡信号OSCa的信号电平高于比较电压VR时，比较器CMPa就使输出信号OUTa从高电平跃迁至低电平。RS锁存电路102对输出信号OUTa的跃迁进行响应，使基准时钟CKa跃迁至高电平并使基准时钟CKb跃迁至低电平。在振荡电路11中，对基准时钟CKa、CKb的跃迁进行响应，开关SWla、SW2b成为断开状态并且开关SWlb、SW2a成为闭合状态，电容Ca得以放电，电容Cb得以充电。这样一来，振荡电路11使振荡信号OSCa的信号电平减少，并以IC时间常数(由恒流源CSlOlb的电流值和电容Cb的电容值决定的时间常数)使振荡信号OSCb的信号电平增加。另一方面，当振荡信号OSCb的信号电平高于比较电压VR时，比较器CMPb就使输出信号OUTb从高电平跃迁至低电平，RS锁存电路102使基准时钟CKa跃迁至低电平，并使基准时钟CKb跃迁至高电平。在振荡电路11中，对基准时钟CKa、CKb的跃迁进行响应，开关SWla、SW2b成为闭合状态并且开关SWlb、SW2a成为断开状态，电容Ca得以充电，电容Cb得以放电。这样一来，振荡电路11以IC时间常数(由恒流源CSlOla的电流值和电容Ca的电容值决定的时间常数)使振荡信号OSCa的信号电平增加，并且使振荡信号OSCb的信号电平减少。[参考控制电路]参考控制电路14对比较电压VR进行增减，使得与振荡信号OSCa、OSCb各自的振幅成正比的中间信号Sp的信号电平(在此为振荡信号OSCa、OSCb的各时间常数波形的累积平均电压)与基准电压Vref之差减小。参考控制电路14包括开关104a、104b (开关电路)和阻容滤波器105。当基准时钟CKb的信号电平为高 电平时，开关104a成为闭合状态，使振荡信号OSCa通过。另一方面，因为基准时钟CKa的信号电平为低电平，所以开关104b成为断开状态，截断振荡信号OSCb。还有，当基准时钟CKb的信号电平为低电平时，开关104a成为断开状态，截断振荡信号OSCa。另一方面，因为基准时钟CKa的信号电平为高电平，所以开关104b成为闭合状态，使振荡信号OSCb通过。这样一来，对基准时钟CKa、CKb的信号电平的跃迁进行响应，交替地使振荡信号0SCa、0SCb通过，由此基准时钟CKa、CKb各自的时间常数波形分量(以振荡电路11的时间常数增加的波形分量)被提供给阻容滤波器105。阻容滤波器105具有从已通过开关104a、104b的振荡信号OSCa、OSCb中提取与该振荡信号的振幅成正比的中间信号Sp的功能(信号提取功能)，以及输出与中间信号Sp的信号电平和基准电压Vref之差相对应的比较电压VR的功能(差分输出功能)。例如，阻容滤波器105包括电阻R105、电容C105和差动放大电路A105。也就是说，阻容滤波器105由具有信号提取功能和差分输出功能的积分电路构成。[反馈控制]接下来，参照图3对由图I所示的参考控制电路14进行的反馈控制加以说明。当振荡控制电路12的响应时间At(从振荡信号OSCa、OSCb的信号电平达到比较电压VR起，直到基准时钟CKa、CKb的信号电平跃迁为止的延迟时间)变短时，基准时钟CKa、CKb的周期就会变短。还有，因为振荡信号OSCa、OSCb的信号电平的增加期间(也就是，电容Ca、Cb的充电期间)也变短，所以振荡信号OSCa、OSCb的最大振幅减小。其结果是，因为中间信号Sp的信号电平变得比基准电压Vref低，所以参考控制电路14使比较电压VR增加。由此，过渡时间Tic (从基准时钟CKa、CKb的信号电平跃迁起，直到振荡信号OSCa,OSCb的信号电平达到比较电压VR为止的时间)就会变长，从而基准时钟CKa、CKb的周期变长。还有，振荡信号0SCa、0SCb的信号电平的增加期间也变长，振荡信号0SCa、0SCb的最大振幅增大，中间信号Sp的信号电平与基准电压Vref之差减小。相反地，当振荡控制电路12的响应时间Λ t变长时，基准时钟CKa、CKb的周期就会变长。还有，振荡信号OSCa、OSCb的信号电平的增加期间也变长，其结果是，因为中间信号Sp的信号电平变得比基准电压Vref高，所以参考控制电路14使比较电压VR减小。由此，过渡时间Tic就会变短，从而基准时钟CKa、CKb的周期变短。如上所述，通过实施反馈控制，使得振荡信号OSCa、OSCb各自的振幅为恒定，从而能够抑制因延迟时间变动引起的基准时钟CKa、CKb的频率变动。由此，能够抑制功耗(特别是比较器CMPa、CMPb的功耗)增加，同时能够实现基准时钟CKa、CKb的频率的高速化。再有，因为比反馈控制的环形频带低的频带的噪声分量衰减，所以能够降低基准频率生成电路内的低频噪声(例如，比较电压VR的低频噪声、比较器CMPa、CMPb的输出噪声等)。由此，能够提高基准频率生成电路的谐振特性(Q值)，并能够减少基准时钟CKa、CKb的频率偏差。[基准电压控制电路]基准电压控制电路13具有频率修正模式和频率保持模式。基准电压控制电路13的工作模式由来自外部的控制信号CTRL进行切换。将由振荡器10(例如晶体振荡器)生成的参考时钟CKref (具有预先已设定好的频率的时钟)和由振荡控制电路12生成的基准时钟CKa、CKb中的任一时钟(在此为基准时钟CKa)提供给基准电压控制电路13。此外，基准电压控制电路13也可以经分频电路(未图示)接收基准时钟CKa。当设定为频率修正模式时，基准电压控制电路13根据参考时钟CKref与基准时钟CKa之间的频率差增减基准电压Vref。例如，当基准时钟CKa的频率比参考时钟CKref的频率高时，基准电压控制电路13就根据参考时钟CKref与基准时钟CKa之间的频率差增加基准电压Vref。由此，在参考控制电路14中比较电压VR增加，在振荡控制电路12中基准时钟CKa的频率降低。这样一来，基准电压Vref受到控制，使得基准时钟CKa的频率接近参考时钟CKref的频率。当被设定为频率保持模式时，基准电压控制电路13不论参考时钟CKref与基准时钟CKa之间的频率差为多少都保持基准电压Vref。也就是说，基准电压控制电路13不执行上述频率修正动作。如上所述，根据参考时钟CKref与基准时钟CKa之间的频率差增减基准电压Vref，从而能够以参考时钟CKref的频率为基准对基准时钟CKa、CKb的频率变动进行修正。
还有，通过将基准电压控制电路13设定为频率保持模式，从而与基准电压控制电路13被设定为频率修正模式时相比，能够降低基准频率生成电路I的功耗。这样一来，通过切换基准电压控制电路13的工作模式，从而与基准电压控制电路13总执行频率修正动作时相比，能够降低基准频率生成电路I的功耗。[频率修正期间]此外，基准电压控制电路13被设定为频率修正模式的期间(频率修正期间)可以设置在基准时钟CKa、CKb的非使用期间(可以停止提供基准时钟CKa、CKb的期间)当中。例如，频率修正期间可以设置在对基准频率生成电路I (或者包括基准频率生成电路I的半导体集成电路)进行出厂前的检验工序的检验期间当中。通过这样设定，从而能够对由半导体芯片制造工艺所产生的应力或热引起的基准时钟CKa、CKb的频率变动进行修正。频率修正期间也可以设置在包括基准频率生成电路I的电子设备的非工作期间(例如，电源接通后的初始化期间或复位期间等)当中。通过这样设定，从而能够对起因于时效劣化的基准时钟CKa、CKb的频率变动进行修正。例如，当包括基准频率生成电路I的电子设备为接收机(例如，收音机或电视机等)时，频率修正期间可以设置在由接收机进行频道选择之后。当包括基准频率生成电路I的电子设备为音频重放设备时，频率修正期间可以设置在由音频重放设备进行选曲后或即将重放乐曲之前。当包括基准频率生成电路I的电子设备为视频重放设备时，频率修正期间可以设置在由视频重放设备进行动画选择后或者即将重放动画之前。[基准电压控制电路的结构示例I]如图4所示，基准电压控制电路13可以包括频率比较器111、数字控制器112和数模转换器(DAC) 113。频率比较器111可以包括计数器114、计数器115和差分算出部116。计数器114、115具有频率修正模式和频率保持模式。计数器114、115的工作模式由控制信号CTRL进行切换。计数器114、115分别被设定为频率修正模式时，对规定期间内参考时钟CKref的跃迁次数(例如，上升沿的产生次数)和基准时钟CKa的跃迁次数进行计数。此夕卜，计数器114、115也可以在被设定为频率修正模式的期间中反复进行计数动作。计数器114、115分别被设定为频率保持模式时，保持计数值CNTl (参考时钟CKref的跃迁次数)和计数值CNT2 (基准时钟CKa的跃迁次数)。差分算出部116将计数值CNT1、CNT2的差值(例如，计数值CNT2减去计数值CNTl后得到的值)作为频率差值DF进行输出。数字控制器112根据频率差值DF增减控制值DC (与基准电压Vref的电压电平相对应的数字值)。数模转换器113将控制值DC转换为基准电压Vref。例如，当设定为频率修正模式时，基准时钟CKa的频率越大于参考时钟CKref的频率，频率比较器111就将频率差值DF增大到越大的值。频率差值DF越大，数字控制器112就将控制值DC增大到越大的值。频率差值DF越大，数模转换器113就将基准电压Vref增大到越大的值。另一方面，当设定为频率保持模式时，因为频率差值DF没有发生变化，所以数字控制器112保持控制值DC。由此，数模转换器113保持基准电压Vref。如上所述，因为在频率保持模式下决定基准电压Vref的电压电平的控制值DC被不断提供给数模转换器113，所以在频率保持模式下能够保持基准电压Vref。还有，因为能够用数字电路构成频率比较器111和数字控制器112，所以与使用由模拟电路构成的相位频率比较器的情况相比，能够削减电路面积。·[数模转换器的结构示例]如图5所示，数模转换器113可以包括电阻分压部117和选择器118。电阻分压部117由串联在被供给电源电压VDD的电源节点和被供给接地电压GND的接地节点之间的多个电阻元件构成，通过对电源电压VDD和接地电压GND的电压间进行电阻分压，而生成各不相同的η个(η是2以上的整数)模拟电压V1、V2、……、Vn。选择器118根据提供给数模转换器113的控制值DC，选择η个模拟电压VI、V2、……、Vn中的任一个电压作为基准电压Vref。因为构成电阻分压部117的电阻元件(特别是当为多晶硅电阻时)的相对误差非常小，所以能够精确地(例如以O. 1%左右的误差)生成模拟电压VI、V2、……、Vn。为此，能够精确地生成与控制值DC相对应的基准电压Vref。还有，因为半导体芯片制造工艺(封装工序、封装表面的印刷工序和回流焊工序等)所广生的应力和热均勻地加在构成电阻分压部117的电阻元件上，所以能够忽略因所产生的应力和热而引起的电阻元件的相对误差。此外，数模转换器113也可以具有其它结构。[基准电压控制电路的结构示例2]此外，基准频率生成电路I也可以具有图6所示的基准电压控制电路23以取代基准电压控制电路13。基准电压控制电路23包括相位频率比较器121、数字控制器122、Δ Σ调制器123、数模转换器124和低通滤波器(LPF) 125。相位频率比较器121检测参考时钟CKref与基准时钟CKa之间的相位差和频率差，输出分别与相位差和频率差相对应的相位差值DP和频率差值DF。例如，相位频率比较器121具有与用于一般数字PLL的相位频率比较器相同的结构。数字控制器122根据相位差值DP和频率差值DF增减控制值DC (与基准电压Vref的电压电平相对应的数字值)。Δ Σ调制器123对控制值DC进行Λ Σ调制而生成控制值D123。经由该Λ Σ调制，能够使包含在控制值DC中的量化噪声偏向高频区域。数模转换器124将控制值D123转换为基准电压V124。此外，数模转换器124既可以具有与图5所示的数模转换器113相同的结构，也可以具有其它结构。低通滤波器125使基准电压V124的高频分量衰减而生成基准电压Vref。例如，基准时钟CKa的频率越大于参考时钟CKref的频率，相位频率比较器121就将频率差值DF增大到越大的值。频率差值DF越大，数字控制器122就将控制值DC增大到越大的值。控制值DC越大，数模转换器124就将基准电压Vref增大到越大的值。在图6所示的基准电压控制电路23中，因为能够用数字电路构成相位频率比较器121、数字控制器122及Λ Σ调制器123，所以与使用由模拟电路构成的相位频率比较器的情况相比，能够削减电路面积。还有，通过使用Λ Σ调制器123，而能够以比数模转换器124的分辨率更高的精度控制基准电压Vref。此外，如美国专利6，326，851号说明书所记载的那样，相位频率比较器121可以包括时间数字转换器(TDC)。还有，可以用参考时钟CKref或基准时钟CKa作为Λ Σ调制器123的工作时钟。例如，通过用参考时钟CKref和基准时钟CKa中频率较高的时钟作为Δ Σ调制器123的工作时钟，从而与用频率较低的时钟作为Λ Σ调制器123的工作时钟的情况相比，能够使低通滤波器125的时间常数减小(也就是说，能够削减低通滤波器125的电路面积)。 [基准电压控制电路的结构示例3]基准频率生成电路I也可以具有图7所示的基准电压控制电路33以取代基准电压控制电路13。基准电压控制电路33包括分频器130、相位频率比较器131、电荷泵132和低通滤波器133。分频器130对基准时钟CKa进行分频后作为分频时钟CKdiv输出。相位频率比较器131检测参考时钟CKref和分频时钟CKdiv之间的相位差和频率差，根据相位差和频率差输出充电信号UP或者放电信号DOWN。例如，相位频率比较器131具有与用于一般模拟PLL的相位频率比较器相同的结构。电荷泵132对充电信号UP或放电信号DOWN进行响应，将充电电流(用以增加基准电压Vref的电流)和放电电流(用以减少基准电压Vref的电流)中的任一电流作为输出电流il32进行输出。低通滤波器133将来自电荷泵132的输出电流i 132转换为基准电压Vref。例如，分频时钟CKdiv的频率越大于参考时钟CKref的频率，相位频率比较器131就越增长充电信号UP的输出时间。充电信号UP的输出时间越长，电荷泵132就越增长将充电电流作为输出电流Π32进行输出的期间(充电期间)。充电期间越长，由低通滤波器133生成的基准电压Vref就越高。还有，分频时钟CKdiv的频率越小于参考时钟CKref的频率，相位频率比较器131就越增长放电信号DOWN的输出时间。放电信号DOWN的输出时间越长，电荷泵132就越增长将放电电流作为输出电流il32进行输出的期间(放电期间)。放电期间越长，由低通滤波器133生成的基准电压Vref就越低。[基准电压控制电路的结构示例4]基准频率生成电路I还可以具有图8所示的基准电压控制电路43以取代基准电压控制电路13。基准电压控制电路43包括分频器140、相位频率比较器141和低通滤波器142。分频器140对基准时钟CKa进行分频后作为分频时钟CKdiv输出。相位频率比较器141检测参考时钟CKref和分频时钟CKdiv之间的相位差和频率差，输出与相位差和频率差相对应的输出电流il41。低通滤波器142将输出电流il41转换为基准电压Vref。例如，分频时钟CKdiv的频率越大于参考时钟CKref的频率，相位频率比较器141就越增长输出电流il41的输出时间(充电时间)。充电时间越长，由低通滤波器142生成的基准电压Vref就越高。[无线路径]此外，基准频率生成电路I还可以包括图9所示的无线接收电路15。此时，由振荡器10生成的参考时钟CKref作为无线信号被无线发送电路20传送出去。无线接收电路15接收作为无线信号由无线发送电路20传送来的参考时钟CKref后，将参考时钟CKref提供给基准电压控制电路13。这样一来，参考时钟CKref也可以经无线路径提供给基准电压控制电路13。也就是说，基准频率生成电路I能够应用于通过无线路径传送参考时钟CKref的无线接收机。例如，基准频率生成电路I能够应用于在智能电网(smart grid)等中使用的超低功耗型无线网络。[振荡电路的变形例]此外，如图10所不，基准频率生成电路I可以具有RC型振汤电路21以取代图I所示的IC型振荡电路11。振荡电路21具有电阻R201a、R201b以取代图I所示的恒流源CS101a、CS101b。如图11所示，在过渡期间Trc中，振荡信号OSCa以RC时间常数(由电阻 R201a的电阻值和电容Ca的电容值决定的时间常数)增加，振荡信号OSCb以RC时间常数(由电阻R201b的电阻值和电容Cb的电容值决定的时间常数)增加。这样一来，通过将恒流源CSlOla、CSlOlb置换成电阻R201a、R201b，从而能够除去在恒流源中产生的Ι/f噪声(与频率成反比的噪声分量)，因此与图I所示的基准频率生成电路I相比，能够提高基准时钟CKa、CKb的频率的稳定性。进而，因为电阻R201a、R201b的时效劣化比恒流源CSlOla、CSlOlb低，所以能够长时间以较高的精度生成基准时钟CKa、CKb。[参考控制电路的变形例I]如图12(A)、图12⑶所示的那样，参考控制电路14可以具有阻容滤波器105a、105b以取代阻容滤波器105。图12(A)所示的阻容滤波器105a包括具有信号提取功能的低通滤波器LPF、具有差分输出功能的差动放大电路A105和对来自差动放大电路A105的比较电压VR进行平滑的电容C111。图12(B)所示的阻容滤波器105b具有分别与开关104a、104b相对应的低通滤波器LPFa、LPFb以取代图12(A)所示的低通滤波器LPF。在该阻容滤波器105b中，分别从振荡信号0SCa、0SCb中提取出中间信号后，对这些中间信号进行合成，并作为中间信号Sp提供给差动放大电路A105。这样一来，参考控制电路14既可以具有图I那样的功能一体型阻容滤波器105，也可以具有图12 (A)、图12 (B)那样的功能分离型阻容滤波器105a、105b。还有，参考控制电路14还可以具有其它电路(例如，使已通过开关的振荡信号的功率衰减的衰减器)。[参考控制电路的变形例2]进而，如图13所不，基准频率生成电路I可以具有参考控制电路34以取代图I所示的参考控制电路14。参考控制电路34具有电阻301a、301b以取代图I所示的开关104a、104b。电阻301a、301b各自的一端连接在阻容滤波器105上，振荡信号OSCa被提供给电阻301a的另一端，振荡信号OSCb被提供给电阻301b的另一端。如图14所示，对已分别通过电阻301a、301b的振荡信号0SCa、0SCb进行合成而生成合成信号Sc。也就是说，合成信号Sc是由电阻301a、301b对振荡信号OSCa、OSCb进行电阻分压而生成的。阻容滤波器105从合成信号Sc中提取与合成信号Sc的振幅成正比的中间信号Sp，并输出与中间信号Sp的信号电平(在此为合成信号Sc的累积平均电压)和基准电压Vref之差相对应的比较电压VR。在图10所示的参考控制电路14中，随着电源电压VDD降低，开关104a、104b的控制信号(基准时钟CKa、CKb)的振幅就会减小，因而与开关104a、104b的通态电阻相对应的控制信号的失真便会很明显。为此，在图10所示的基准频率生成电路的结构下，难以实现低电压化(降低电源电压)。另一方面，在图13所示的基准频率生成电路中，因为开关104a、104b被置换成电阻301a、301b，所以不会产生与通态电阻相对应的控制信号的失真。为此，与图10所示的基准频率生成电路相比，能够实现低电压化。此外，图13所不的基准频率生成电路可以具有图I所不的IC型振汤电路11以取代RC型振荡电路21。[参考控制电路的变形例3]在图13所示的参考控制电路34中，阻容滤波器105也可以不具有电阻R105。还有，如图15(A)、图15(B)所示的那样，参考控制电路34可以具有阻容滤波器105c、105d以取代阻容滤波器105。图15(A)所示的阻容滤波器105c包括具有信号提取功能的电容C301、差动放大电路A105和电容C111。图15(B)所示的阻容滤波器105d具有分别与电阻 301a、301b相对应的电容C301a、C301b以取代图15(A)所示的电容C301。还有，参考控制 电路34还可以具有其它电路(例如使已通过电阻301a、301b的振荡信号OSCa、OSCb的功率衰减的衰减器)。[阻容滤波器的变形例]如图16所示，阻容滤波器105可以具有差动放大电路601、分频电路602和开关603、604(斩波电路)以取代差动放大电路A105。该差动放大电路601输出与中间信号Sp的信号电平和基准电压Vref之差相对应的一对输出电压VP、VN，该分频电路602对基准时钟CKa进行分频后作为控制时钟CKc输出，该开关603、604响应控制时钟CKc进行工作。例如，当控制时钟CKc为高电平时，开关603将中间信号Sp提供给差动放大电路601的反相输入端，并且将基准电压Vref提供给差动放大电路601的同相输入端；开关604选择从差动放大电路601的同相输出端输出的输出电压VP作为比较电压VR进行输出。还有，当控制时钟CKc为低电平时,开关603将中间信号Sp提供给差动放大电路601的同相输入端，并且将基准电压Vref提供给差动放大电路601的反相输入端；开关604选择从差动放大电路601的反相输出端输出的输出电压VN作为比较电压VR进行输出。这样一来，周期性地切换中间信号Sp及基准电压Vref与差动放大电路601的反相输入端及同相输入端之间的对应关系，并交替地选择输出电压VP、VN作为比较电压VR。由此，差动放大电路601中的闪变噪声(与元件尺寸成反比的噪声分量)就分散在具有间断频率(控制时钟CKc的频率)的整数倍频率的高次谐波附近。这些分散在高次谐波的闪变噪声被阻容滤波器105衰减。如上所述，通过将已众所周知的斩波技术应用于阻容滤波器105，从而能够降低叠加于比较电压VR的闪变噪声。例如，在没有应用斩波技术的情况下，如图17㈧所示，比较电压VR以较大的振幅缓慢变动。另一方面，在应用了斩波技术的情况下，如图17(B)所示，比较电压VR以较小的振幅剧烈变动。这样一来，因为能够抑制比较电压VR的变动幅度，所以如图18所示，能够进一步提高基准频率生成电路的谐振特性(Q值)。此外，在图18中，虚线波形与没有应用斩波技术时的谐振特性相对应，实线波形与应用了斩波技术时的谐振特性相对应。还有，通过应用斩波技术，可以在不增大电路面积的情况下降低闪变噪声，因此与没有应用斩波技术的情况相比，能够削减基准频率生成电路的电路面积。还有，通过使控制时钟CKc的频率低于基准时钟CKa的频率，从而与利用基准时钟CKa控制开关603、604的情况相比，能够增长差动放大电路601对负载电容(例如，信号路径的寄生电容)的充放电时间。由此，因为能够降低差动放大电路601的驱动能力，所以能够削减差动放大电路601的功耗。此外，可以用基准频率生成电路的内部信号(例如，基准时钟CKb、振荡信号OSCa、OSCb等)或来自外部的时钟代替基准时钟CKa提供给分频电路602。也可以不经分频电路602，将基准频率生成电路的内部信号或来自外部的时钟作为控制时钟CKc提供给开关603、604。此外，所述斩波技术不仅能应用于阻容滤波器105，还能应用于阻容滤波器105a、105b、105c、105d。也就是说，阻容滤波器105a、105b、105c、105d可以具有图16所示的差动放大电路601、分频电路602和开关603、604以取代差动放大电路A105。(半导体集成电路及电子设备)如图19所示,基准频率生成电路I能够安装在半导体集成电路中。图19所示的 半导体集成电路7除了具有基准频率生成电路I以外，还具有CPU700。CPU700将来自基准频率生成电路I的基准时钟CKa作为工作时钟进行工作。还有，如图20所示，半导体集成电路7能够安装在具有接收功能、音频重放功能、视频重放功能等的电子设备(作为具体示例能够列举出移动设备、数字式电视机、视频录放设备、电子游戏机、可携式游戏机等)中。如上所述，通过将基准频率生成电路I安装在半导体集成电路或电子设备中，从而能够使半导体集成电路和电子设备正确地进行工作。在很多情况下，在具有时钟功能的电子设备中安装有晶体振荡器(例如成本较低的32kHz晶体振荡器)。该晶体振荡器能够生成具有很高精度的时钟(例如，频率精度为IOppm左右的时钟)。通过用由这种晶体振荡器生成的时钟作为参考时钟CKref，从而能够精确地对基准时钟CKa、CKb的频率进行修正。还有，在很多情况下，要求具有音频重放功能的电子设备拥有较好的音频相位噪声特性。为此，在这种电子设备中，为了生成数MHz 数十MHz的基准时钟，在很多情况下安装有成本较高的数MHz 数十MHz的晶体振荡器。另一方面，在包括基准频率生成电路1(特别是具有图16所示的阻容滤波器的基准频率生成电路I)的电子设备中，因为基准频率生成电路I能够利用成本较低的32kHz晶体振荡器以较高的精度生成数MHz 数十MHz的基准时钟，所以能够降低电子设备的零部件成本。还能够降低晶体振荡器的组装成本和测试成本。(基准频率生成电路的极性)在上述实施方式中，也可以使基准频率生成电路I的极性反转。也就是说，基准频率生成电路I可以是以规定时间常数减少振荡信号的信号电平的电路。例如，可以将图I所示的基准频率生成电路I构成为图21所示的那样。在图21所示的基准频率生成电路中，振荡电路11对基准时钟CKa、CKb的信号电平的跃迁进行响应，交替地进行增加振荡信号OSCa的信号电平并以IC时间常数减少振荡信号OSCb的信号电平的动作,和以IC时间常数减少振荡信号OSCa的信号电平并增加振荡信号OSCb的信号电平的动作。振荡控制电路12检测到振荡信号OSCa的信号电平(或者振荡信号OSCb的信号电平)低于比较电压VR时，就使基准时钟CKa、CKb的信号电平跃迁。在具有上述结构的情况下，也能够抑制因延迟时间变动弓I起的基准时钟的频率变动，同时能够对基准时钟的频率变动进行修正。-产业实用性-综上所述，因为上述基准频率生成电路能够对基准时钟的频率变动进行修正，所以对于用作半导体集成电 路的定时器、用以生成工作时钟以及用以生成采样时钟等是很有用的。
权利要求
1.一种基准频率生成电路，其生成基准时钟，其特征在于 该基准频率生成电路包括 振荡电路，对所述基准时钟的信号电平的跃迁进行响应，交替地进行增加第一振荡信号的信号电平并且减少第二振荡信号的信号电平的动作和增加所述第二振荡信号的信号电平并且减少所述第一振荡信号的信号电平的动作， 振荡控制电路，当检测到所述第一振荡信号的信号电平达到比较电压时，使所述基准时钟的信号电平跃迁至第一逻辑电平，当检测到所述第二振荡信号的信号电平达到所述比较电压时，使所述基准时钟的信号电平跃迁至第二逻辑电平， 参考控制电路，增减所述比较电压，使得与所述第一振荡信号及所述第二振荡信号各自的振幅成正比的中间信号的信号电平和基准电压之差减小，以及 基准电压控制电路，根据具有预先已设定好的参考频率的参考时钟和所述基准时钟之间的频率差增减所述基准电压。
2.根据权利要求I所述的基准频率生成电路，其特征在于 所述基准电压控制电路能够在根据所述参考时钟与所述基准时钟之间的频率差增减所述基准电压的频率修正模式、和不论所述参考时钟与所述基准时钟之间的频率差为多少都保持所述基准电压的频率保持模式之间进行切换。
3.根据权利要求2所述的基准频率生成电路，其特征在于 所述基准电压控制电路包括 频率比较器，在所述频率修正模式下，分别对规定期间内的所述参考时钟的跃迁次数及所述基准时钟的跃迁次数进行计数，将所述参考时钟的跃迁次数与所述基准时钟的跃迁次数之差作为频率差值输出，在所述频率保持模式下，保持所述频率差值， 数字控制器，根据所述频率差值，增减与所述基准电压的电压电平相对应的控制值，以及 数模转换器，将所述控制值转换为所述基准电压。
4.根据权利要求I所述的基准频率生成电路，其特征在于 所述基准电压控制电路包括 相位频率比较器，检测所述参考时钟与所述基准时钟之间的相位差和频率差，输出分别与所述相位差和所述频率差相对应的相位差值和频率差值， 数字控制器，根据所述相位差值和所述频率差值，增减与所述基准电压的电压电平相对应的控制值， Δ Σ调制器，对来自所述数字控制器的所述控制值进行△ Σ调制， 数模转换器，将已由所述△ Σ调制器处理过的控制值转换为所述基准电压，以及 低通滤波器，使来自所述数模转换器的所述基准电压的高频分量衰减。
5.根据权利要求3或4所述的基准频率生成电路，其特征在于 所述数模转换器包括 电阻分压部，通过对互不相同的第一电压及第二电压的电压间进行电阻分压，而生成各不相同的多个模拟电压，和 选择器，根据提供给该数模转换器的控制值，选择由所述电阻分压部生成的多个模拟电压中的任一个电压作为所述基准电压。
6.根据权利要求I所述的基准频率生成电路，其特征在于 所述基准电压控制电路包括 分频器，对所述基准时钟进行分频而生成分频时钟， 相位频率比较器，检测所述参考时钟与所述分频时钟之间的相位差和频率差，根据所述相位差和所述频率差输出充电信号和放电信号， 电荷泵，对所述充电信号和所述放电信号进行响应，将用以增加所述基准电压的充电电流和用以减少所述基准电压的放电电流中的任一电流作为输出电流进行输出，以及低通滤波器，将来自所述电荷泵的输出电流转换为所述基准电压。
7.根据权利要求I所述的基准频率生成电路，其特征在于· 所述基准电压控制电路包括 分频器，对所述基准时钟进行分频而生成分频时钟， 相位频率比较器，检测所述参考时钟与所述分频时钟之间的相位差和频率差，根据所述相位差和所述频率差输出输出电流，以及 低通滤波器，将来自所述相位频率比较器的输出电流转换为所述基准电压。
8.根据权利要求I至7中任一项所述的基准频率生成电路，其特征在于 所述参考时钟经无线路径提供给所述基准电压控制电路。
9.根据权利要求2所述的基准频率生成电路，其特征在于 所述基准电压控制电路被设定为所述频率修正模式的期间设置在对该基准频率生成电路或包括该基准频率生成电路的半导体集成电路进行出厂前的检验工序的检验期间当中。
10.根据权利要求2所述的基准频率生成电路，其特征在于 所述基准电压控制电路被设定为所述频率修正模式的期间设置在包括该基准频率生成电路的电子设备的非工作期间当中。
11.根据权利要求2所述的基准频率生成电路，其特征在于 所述基准电压控制电路被设定为所述频率修正模式的期间设置在由包括该基准频率生成电路的接收机进行频道选择之后。
12.根据权利要求2所述的基准频率生成电路，其特征在于 所述基准电压控制电路被设定为所述频率修正模式的期间设置在由包括该基准频率生成电路的音频重放设备进行选曲后或即将重放乐曲之前。
13.根据权利要求2所述的基准频率生成电路，其特征在于 所述基准电压控制电路被设定为所述频率修正模式的期间设置在由包括该基准频率生成电路的视频重放设备进行动画选择后或即将重放动画之前。
14.一种半导体集成电路，其特征在于 该半导体集成电路包括 权利要求I至13中任一项所述的基准频率生成电路，和 CPU,与来自所述基准频率生成电路的基准时钟同步地进行工作。
15.—种电子设备,其特征在于 该电子设备包括权利要求14所述的半导体集成电路。
全文摘要
本发明公开了一种基准频率生成电路、半导体集成电路及电子设备。振荡电路(11)对基准时钟(CKa、CKb)的信号电平的跃迁进行响应，互补地增减振荡信号(OSCa、OSCb)的信号电平。振荡控制电路(12)对振荡信号(OSCa、OSCb)的信号电平和比较电压(VR)进行比较，根据比较结果使基准时钟(CKa、CKb)的信号电平跃迁。参考控制电路(14)增减比较电压(VR)，使得与振荡信号(OSCa、OSCb)各自的振幅成正比的中间信号(Sp)的信号电平与基准电压(Vref)之差减小。基准电压控制电路(13)根据参考时钟(CKref)与基准时钟(CKa)之间的频率差增减基准电压(Vref)。
文档编号H03B5/20GK102959861SQ20118002996
公开日2013年3月6日 申请日期2011年3月25日 优先权日2010年6月28日
发明者德永祐介, 崎山史朗 申请人:松下电器产业株式会社