专利名称：一种高速共模不敏感电荷比较器电路的制作方法
技术领域：
本实用新型涉及一种比较器电路，尤其涉及一种运用于电荷耦合流水线模数转换 器的一种高速共模不敏感电荷比较器电路。
背景技术：
随着数字信号处理技术的不断发展，电子系统的数字化和集成化是必然趋势。然 而现实中的信号大都是连续变化的模拟量，需经过模数转换变成数字信号方可输入到数字 系统中进行处理和控制，因而模数转换器在未来的数字系统设计中是不可或缺的组成部 分。在宽带通信、数字高清电视和雷达等应用领域，系统要求模数转换器同时具有非常高的 采样速率和分辨率。这些应用领域的便携式终端产品对于模数转换器的要求不仅要高采样 速率和高分辨率，其功耗还应该最小化。目前，能够同时实现高采样速率和高分辨率的模数转换器结构为流水线结构模数 转换器。流水线结构是一种多级的转换结构，每一级使用低精度的基本结构的模数转换器， 输入信号经过逐级的处理，最后由每级的结果组合生成高精度的输出。其基本思想就是把 总体上要求的转换精度平均分配到每一级，每一级的转换结果合并在一起可以得到最终的 转换结果。由于流水线结构模数转换器可以在速度、功耗和芯片面积上实现最好的折中，因 此在实现较高精度的模数转换时仍然能保持较高的速度和较低的功耗。现有比较成熟的实现流水线结构模数转换器的方式是基于开关电容技术的流水 线结构。基于该技术的流水线模数转换器中采样保持电路和各个子级电路的工作也都必须 使用高增益和宽带宽的运算放大器。模数转换器的速度和处理精度取决于所使用高增益和 超宽带宽的运算放大器负反馈的建立速度和精度。因此该类流水线结构模数转换器设计的 核心是所使用高增益和超宽带宽的运算放大器的设计。这些高增益和宽带宽运算放大器的 使用限制了开关电容流水线模数转换器的速度和精度，成为该类模数转换器性能提高的主 要限制瓶颈，并且精度不变的情况下模数转换器功耗水平随速度的提高呈直线上升趋势。 要降低基于开关电容电路的流水线模数转换器的功耗水平，最直接的方法就是减少或者消 去高增益和超宽带宽的运算放大器的使用。电荷耦合流水线模数转换器就是一种不使用高增益和超宽带宽的运算放大器的 模数转换器，该结构模数转换器具有低功耗特性同时又能实现高速度和高精度。电荷耦合 流水线模数转换器采用电荷耦合信号处理技术。电路中，信号以电荷包的形式表示，电荷 包的大小代表不同大小的信号量，不同大小的电荷包在不同存储节点间的存储、传输、加/ 减、比较等处理实现信号处理功能。通过采用周期性的时钟来驱动控制不同大小的电荷包 在不同存储节点间的信号处理便可以实现模数转换功能。一个电荷耦合流水线模数转换器通常包括以下模块(1) 一个电荷耦合采样保持 电路，其用于将模拟输入电压转换成对应大小成比例的电荷包，并将电荷包传输给第一级 子级电路；(2) N级基于电荷耦合信号处理技术的子级流水线电路，其用于对采样得到的电 荷包进行各种处理完成模数转换和余量放大，并将每一个子级电路的输出数字码输入到延时同步寄存器，且每一个子级电路输出的电荷包进入下一级重复上述过程；(3)最后一级 (第N+1级)电荷耦合子级流水线电路，其将第N级传输过来的电荷包重新转换成电压信 号，并进行最后一级的模数转换工作，并将本级电路的输出数字码输入到延时同步寄存器， 该级电路只完成模数转换，不进行余量放大；(4)延时同步寄存器，其用于对每个子流水级 输出的数字码进行延时对准，并将对齐的数字码输入到数字校正模块；(5)数字校正电路 模块，其用于接收同步寄存器的输出数字码，将接收的数字码进行移位相加，以得到模数转 换器数字输出码；(6)时钟信号产生电路，其用于提供前述所有电路模块工作需要的时钟 信号；(7)基准信号产生电路，其用于提供前述所有电路模块工作需要的基准信号和偏置 信号。要实现超高速和超高精度的电荷耦合流水线模数转换器，最核心的一个问题就是电 荷包的存储传输、比较量化以及加减运算等关键步骤在现有的工艺条件下(特别是普通 CMOS工艺)能够高效并精确地实现。在电荷耦合流水线模数转换器中，各级电荷耦合流水线子级电路由本级电荷传输 控制开关、2个电荷物理存储节点、多个连接到电荷存储节点的电荷存储元件、多个比较器、 多个受比较器输出结果控制的基准电荷选择电路在控制时钟的控制下构成。各级流水线子 级电路的工作过程中，电荷的传输、加/减、比较量化等功能均围绕各子级的电荷物理存储 节点进行。对于采用全差分结构实现的电荷耦合流水线模数转换器来说，信号处理在两个信 号状态以共模信号为中心互补对称的正、负信号处理通路上同步进行，最后以两个信号通 道处理结果的差值作为最终处理结果。在现有的CMOS工艺条件下，由于工艺波动随机性以 及其他各类非理性因素的存在，所实现的各级电荷耦合子级流水线电路的共模信号不能严 格相等，而是存在一定的共模误差。在模数转换器的各级电荷耦合子级流水线电路中均会使用大量的电荷比较器电 路，电荷比较器的量化速度和精度对电荷耦合流水线模数转换器的速度和精度有直接影 响。因此，为保证模数转换器中电荷包比较量化速度和精度，有必要提供一种高速共模不敏 感电荷比较器电路。
发明内容本实用新型的目的是克服现有技术中存在的不足，提供一种可运用于全差分结构 电荷耦合流水线模数转换器中的一种高速共模不敏感电荷比较器电路。按照本实用新型提供的技术方案，所述高速共模不敏感电荷比较器电路包括对 输入电荷包信号进行检测并得到相应电压信号的电荷检测开关、对检测得到的电压信号进 行处理得到差分电压信号的共模不敏感信号检测电路，以及对所述差分电压信号进行比较 得到比较量化结果的电压比较器；所述电荷检测开关的输出连接到共模不敏感信号检测电 路的输入端，共模不敏感信号检测电路的输出端连接到电压比较器电路的输入端。所述电荷检测开关采用一个受采样时钟控制的源跟随器电路完成，所述源跟随器 电路的输入端连接到待检测电荷包物理存储节点，源跟随器的电压输出端为电荷检测开关 的电压输出端。若电荷包以电子负电荷的形式进行传输，则所述电荷检测开关由NMOS管构成；若 电荷包以正电荷的形式进行传输，则所述电荷检测开关由PMOS管构成。
5[0014]所述共模不敏感信号检测电路包括电荷检测开关检测得到的待比较正输入信号 和负输入信号分别通过第一开关和第二开关连接到第一电容的顶极板和第二电容的顶极 板；电荷检测开关检测得到的正基准信号和负基准信号分别通过第三开关和第四开关连接 到第一电容的顶极板和第二电容的顶极板；复位信号通过第五开关和第六开关连接到第一 电容的底极板和第二电容的底极板；第一电容的底极板和第二电容的底极板分别为共模不 敏感信号检测电路的差分正负信号输出端；所述第三开关和第四开关受第一时钟CP控制， 第一、二、五、六开关均受第二时钟控制，第一时钟和第二时钟为两相不交叠时钟；所述第 一 第六开关采用MOS开关或CMOS开关实现。所述电压比较器包括一个前置差分运算放大器、信号传输开关、一个交叉锁存比 较器和两个或非门；前置差分运算放大器的输出连接到信号传输开关，信号传输开关的输 出连接到交叉锁存比较器的输入端，交叉锁存比较器的差分输出连接到两个或非门得到最 后比较结果。所述前置差分运算放大器包括5个NMOS管，第一 NMOS管和第二 NMOS管为差分输 入对管，第三NMOS管和第四NMOS管采用有源负载形式，第五NMOS管在电流vbc的偏置下 构成电流源，差分输入信号分别连接到第一 NMOS管和第二 NMOS管的栅极，第三NMOS管和 第四NMOS管的源极为前置差分运算放大器的负、正差分输出端；信号传输开关包括两个CMOS传输门；交叉锁存比较器包括3个NMOS管和3个PMOS管，第六NMOS管为时钟控制开关， 第六NMOS管源端接地、漏端连接到第七NMOS管、第八NMOS管的源端；第一 PMOS管为时钟 控制开关，第一 PMOS管源端接电源、漏端连接到第二 PMOS管和第三PMOS管的源端；第七 NMOS管、第八NMOS管、第二 PMOS管和第三PMOS管连接成交叉耦合的两个反相器形式；所 述两个反相器的输入连接到信号传输开关，两个反相器的输出连接或非门得到最后比较结
^ ο本实用新型的优点是该比较器电路在提供了高速电荷比较量化的同时，具有输 入共模信号不敏感特性，具有非常宽的输入共模范围，特别适用于高速高精度电荷耦合流 水线模数转换器应用。
图1为本实用新型高速共模不敏感电荷比较器电路结构框图；图2为本实用新型电荷检测开关电路原理图；图3为本实用新型共模不敏感信号检测电路原理图；图4为本实用新型电压比较器电路原理图；图5为本实用新型在500MHz采样时钟控制下的仿真波形图；图6为本实用新型在1. 5位/级电荷耦合子级流水线电路中的应用图。
具体实施方式
下面将结合附图对本实用新型优选实施方案进行详细说明。由于电荷耦合流水线模数转换器中各级电荷耦合子级流水线电路工作时，电荷的 传输、加/减、比较量化等功能均围绕各子级流水线电路的电荷物理存储节点进行。对存储
6在两个差分电荷包进行比较量化的工作，可以通过感应电荷物理存储节点上的由于电荷包 大小不同而引起的电压变化来实现。因为电荷物理存储节点的电荷存储电容为固定制，由 Q = C*V知，C不变时电荷Q的变化可以通过电压V变化表现。因此，通过对电荷物理存储 节点上的由于电荷包大小不同而引起的电压变化进行量化，可以达到对电荷耦合子级流水 线电路中差分电荷信号进行比较量化的目的。要实现上述对对电荷耦合子级流水线电路中差分电荷信号的高速高精度比较量 化，首先需要对所述差分电荷信号由于电荷包大小不同而引起的电压变化量进行检测，然 后采用现有比较成熟的电压比较器对检测得到的电压变化量进行量化，得到最终的量化结
^ ο图1所示为本实用新型高速共模不敏感电荷比较器电路结构框图。比较器电路 000包括4个电荷检测开关100 103、一个共模不敏感信号检测电路110和一个电压比较 器120。4个电荷检测开关用于对待比较输入电荷包信号进行检测，得到相应的电压信号； 共模不敏感信号检测电路用于对所述检测得到的电压信号共模电压量进行处理，得到差分 电压信号；电压比较器对所述差分电压信号进行比较得到比较量化结果。图1所示电路工作原理如下待比较输入电荷信号Qip与Qin分别为电荷检测开 关100和102检测，得到对应的电压信号Vip和Vin ；用于和输入电荷信号进行比较的基准 信号RP与Rn分别为电荷检测开关101和103检测，得到相应的基准电压信号Vp和Vn ；检 测得到的电压信号Vip、ViruVp和Vn为共模不敏感信号检测电路110处理，得到与输入共 模信号大小无关的差分电压信号Vi+和Vi-；最后Vi+和Vi-进入电压比较器120，电压比 较器120对所述差分电压信号进行比较得到比较量化结果D和Dn。图2所示为本实用新型高速共模不敏感电荷比较器电路中所使用的电荷检测开 关电路原理图。电荷检测开关电路为一个时钟控制的源跟随器电路。MOS管201和203组 成一个源跟随器电路，MOS管202为一个由时钟控制的开关。Qip连接到待检测电荷包物理 存储节点，为源跟随器的输入信号；cpl为控制时钟；Vb为源跟随器的偏置电压。图2所示电路工作原理如下当时钟cpl为高时，电荷检测开关电路处于导通正常 检测状态，NMOS管202导通，由NMOS管201和203组成的源跟随器电路开始正常工作，电 荷包物理存储节点上的电荷感应信号Qip的变化将会通过所述源跟随器响应，得到所述源 跟随器的输出电压信号Vip ；当时钟cpl为低时，电荷检测开关电路处于关断不工作状态， NMOS管202截至，由NMOS管201和203组成的源跟随器电路不能正常工作，所述源跟随器 的输出电压信号Vip被NMOS管203拉低到地。图2所示电路适用于电荷包以电子负电荷的形式进行传输的电荷耦合流水线模 数转换器电路中，对于以正电荷形式进行传输的电路中将MOS的属性由N型换为P型便可 以实现同样功能。电路中控制开关MOS管202还可以采用互补CMOS开关的形式，以达到更 好的电压信号传输特性。图2所示电路中输入信号Qip将连接到电荷耦合子级流水线电路中两个差分互补 电荷包物理存储节点。若采用普通MOS采样开关管的源极或漏极连接到差分互补电荷存储 节点，一旦采样开关另外一端存在一个电荷注入和泄放通道，则差分互补电荷包物理存储 节点上所存储的电荷会通过MOS采样开关管的源极或漏极和采样开关另外一端的电路发 生电荷分享作用，使差分互补电荷存储节点上所存储的电荷发生变化，从而使检测得到的电压信号大小发生误差。而采用时钟控制源跟随器电路对信号进行检测，由于源跟随器电 路的输入信号连接到MOS管的栅极，不存在电荷注入和泄放通道，因此不会使差分互补电 荷存储节点上所存储的电荷会发生变化，从而可以对共模信号实现准确采样。如图3所示，共模不敏感信号检测电路基本结构为普通开关电容信号检测电路， 时钟cp和cpl为两相不交叠时钟。电荷检测开关检测得到的待比较正输入信号Vip和负输 入信号Vin分别通过第一和第二开关连接到第一电容33p的顶极板32p和第二电容33η的 顶极板32η ；电荷检测开关检测得到的正基准信号Vp和负基准信号Vn分别通过第三和第 四开关连接到第一电容33ρ的顶极板32ρ和第二电容33η的顶极板32η ；复位信号Vset通 过第五和第六开关连接到第一电容33ρ的底极板和第二电容33η的底极板；第一电容33ρ 的底极板和第二电容33η的底极板分别为为共模不敏感信号检测电路的差分正负信号输 出端；第三和第四开关受时钟cp控制，其余开关均受时钟cpl控制；电路所使用的开关采 用普通MOS开关或CMOS开关即可实现。上述电路的工作原理为当时钟处于cpl相时，开关单元电路对输入信号Vip与 Vin进行采样，Vip与Vin信号被采样到采样电容33p和33η上；当时钟处于cp相时，存储 在采样电容33p和33η之上的采样得到输入信号Vip与Vin将会别被基准信号Vp与Vn迭 加并作为Vi+与Vi-的输出，输出到后级电压比较器电路中。图中电路所使用的开关采用 普通MOS开关或CMOS开关即可实现。对于图3中电路，当时钟处于cpl相时Vi+ = Vi- = Vset当时钟处于cp相时Vi+ = Vset-(Vip-Vp)；Vi- = Vset-(Vin-Vn)；Vd = Vi+-Vi- = Vp-Vn- (Vip-Vin)；其中Vp 电荷检测开关检测得到的正基准信号；Vn:电荷检测开关检测得到的负基准信号；；Vip 电荷检测开关检测得到的待比较正输入信号；Vin 电荷检测开关检测得到的待比较负输入信号。可以看出本实用新型共模不敏感信号检测电路的输出差分信号Vd大小为 Vp-Vn-(Vip-Vin)，与输入信号共模电平无关。同时后续电压比较器比较的电压量为输入差 分信号的差值Vip-Vin与基准信号的差值Vp-Vn。要实现对输入差分信号Vip-Vin的量化 比较，只需调整基准信号的差值Vp-Vn，便可以实现不同状态的比较结果。图4所示为一种可以应用于本实用新型的高速电压比较器电路原理图。该电压比 较器电路包括一个前置差分运算放大器41、信号传输开关42、一个交叉锁存比较器43和两 个或非门44。前置差分运算放大器41的输出连接到信号传输开关42，信号传输开关42的 输出连接到交叉锁存比较器43的输入端，交叉锁存比较器43的差分输出连接两个或非门 44得到最后比较结果。其中，前置差分运算放大器41包括5个NMOS管，第一和第二 NMOS管NO和N3为 差分输入对管，第三和第四NMOS管N8和N9采用有源负载形式，第五NMOS管N2在vbc的
8偏置下构成电流源，差分输入信号分别连接到第一和第二 NMOS管NO和N3的栅极，第三和 第四NMOS管N8和N9的源极为前置差分运算放大器41的负正差分输出端。信号传输开关 42由两个CMOS传输门构成。交叉锁存比较器43由3个NMOS管和3个PMOS管构成；第六 NMOS管N4为时钟控制开关，其源端接地、漏端连接到第七和第八NMOS管的源端；第一 PMOS 管P2为时钟控制开关，其源端接电源、漏端连接到第二和第三PMOS管的源端；第七NMOS管 附、第八NMOS管N7、第二 PMOS管PO和第三PMOS管Pl四个MOS管连接成交叉耦合的两个 反相器形式；两个反相器的输入连接到信号传输开关42，两个反相器的输出连接两个或非 门44得到最后比较结果。前置运放将输入信号进行预放大，同时使“回踢”(kickback)效应最小化。前置运 放的放大倍数一般小于10，因为高的增益会牺牲比较器的速度。交叉锁存比较器利用正反 馈原理对前置运放的输出信号进一步放大，使之变成全摆幅的数字信号。最后两个或非门 用于对锁存比较器的输出信号进行整形，使之成为真正的数字信号，同时在CP为高电平时 将比较器的输出复位为低电平以减小后续电路的功耗。比较器的工作受时钟cp控制。cp为高电平时，前置运放将输入信号进行预放大， 同时将信号传送到锁存比较器两输入端，此时比较器输出为低电平的复位信号；当CP为低 电平时，前置运放的预放大信号被断开，锁存比较器将CP高电平时存储的信号进行比较， 比较器输出比较结果。在输入信号为IOOMHz正弦波信号，工作时钟为500MHz的条件下，比较器的输入 输出波形如图5所示，可以看出，比较器正确的实现了比较功能，工作速度和精度均满足要 求。图6中1. 5位/级电荷耦合子级流水线电路由全差分的信号处理通道60p和60η 构成，整个电路包括2个本级电荷传输控制开关(61ρ和61η)、2个电荷存储节点(64ρ和 64η)、6个连接到电荷存储节点的电荷存储电容、2个比较器，2个受比较器输出结果控制的 基准电荷选择电路(63ρ和63η)，2个连接到本级电荷存储节点的下一级子级电路的电荷传 输控制开关(62ρ和62η)。电路正常工作时，前级差分电荷包首先通过61ρ和61η传输并存 储在本级电荷存储节点64ρ和64η，比较器对差分电荷包输入所引起的节点64ρ和64η之间 的电压差变化量与基准信号Vrp和Vrn进行比较，得到本级2位量化输出数字码DlDO ；数 字输出码DlDO将输出到延时同步寄存器，同时DlDO还将会控制本级的基准信号选择电路 61ρ和63η，使它们分别产生一对互补的基准信号分别控制本级正负端电荷加减电容底板， 对由前级传输到本级的差分电荷包进行相应大小的加减处理，得到本级差分余量电荷包； 最后，电路完成本级差分余量电荷包由本级向下一级传输，复位信号Vset对本级差分电荷 存储节点64ρ和64η进行复位，完成1. 5bit/级电荷耦合流水线子级电路一个完整时钟周 期的工作。
权利要求一种高速共模不敏感电荷比较器电路，其特征是包括对输入电荷包信号进行检测并得到相应电压信号的电荷检测开关、对检测得到的电压信号进行处理得到差分电压信号的共模不敏感信号检测电路，以及对所述差分电压信号进行比较得到比较量化结果的电压比较器；所述电荷检测开关的输出连接到共模不敏感信号检测电路的输入端，共模不敏感信号检测电路的输出端连接到电压比较器电路的输入端。
2.根据权利要求1所述高速共模不敏感电荷比较器电路，其特征在于所述电荷检测开 关采用一个受采样时钟控制的源跟随器电路完成，所述源跟随器电路的输入端连接到待检 测电荷包物理存储节点，源跟随器的电压输出端为电荷检测开关的电压输出端。
3.根据权利要求1所述高速共模不敏感电荷比较器电路，其特征在于若电荷包以电 子负电荷的形式进行传输，则所述电荷检测开关由NM0S管构成；若电荷包以正电荷的形式 进行传输，则所述电荷检测开关由PM0S管构成。
4.根据权利要求1所述高速共模不敏感电荷比较器电路，其特征在于所述共模不敏 感信号检测电路包括电荷检测开关检测得到的待比较正输入信号(Vip)和负输入信号 (Vin)分别通过第一开关和第二开关连接到第一电容(33p)的顶极板和第二电容(33n)的 顶极板；电荷检测开关检测得到的正基准信号(Vp)和负基准信号(Vn)分别通过第三开关 和第四开关连接到第一电容(33p)的顶极板和第二电容(33n)的顶极板；复位信号(Vset) 通过第五开关和第六开关连接到第一电容(33p)的底极板和第二电容(33n)的底极板；第 一电容(33p)的底极板和第二电容(33n)的底极板分别为为共模不敏感信号检测电路的 差分正负信号输出端；所述第三开关和第四开关受第一时钟(cp)控制，第一、二、五、六开 关均受第二时钟(cpl)控制，第一时钟(cp)和第二时钟(cpl)为两相不交叠时钟；所述第 一 第六开关采用M0S开关或CMOS开关实现。
5.根据权利要求1所述高速共模不敏感电荷比较器电路，其特征在于所述电压比较器 包括一个前置差分运算放大器(51)、信号传输开关(52)、一个交叉锁存比较器(53)和两 个或非门(54)；前置差分运算放大器(51)的输出连接到信号传输开关(52)，信号传输开关 (52)的输出连接到交叉锁存比较器(53)的输入端，交叉锁存比较器(53)的差分输出连接 到两个或非门(54)得到最后比较结果。
6.根据权利要求5所述高速共模不敏感电荷比较器电路，其特征在于所述前置差分运 算放大器(51)包括5个NM0S管，第一 NM0S管(NO)和第二 NM0S管(N3)为差分输入对管， 第三NM0S管(N8)和第四NM0S管(N9)采用有源负载形式，第五NM0S管(N2)在电流(vbc) 的偏置下构成电流源，差分输入信号分别连接到第一 NM0S管(NO)和第二 NM0S管(N3)的 栅极，第三NM0S管(N8)和第四NM0S管(N9)的源极为前置差分运算放大器(51)的负、正 差分输出端；信号传输开关(52)包括两个CMOS传输门；交叉锁存比较器(53)包括3个NM0S管和3个PM0S管，第六NM0S管(N4)为时钟控制 开关，第六NM0S管(N4)源端接地、漏端连接到第七NM0S管(m)、第八NM0S管(N7)的源 端；第一 PM0S管(P2)为时钟控制开关，第一 PM0S管(P2)源端接电源、漏端连接到第PM0S 管(P0)和第三PM0S管(P1)的源端；第七NM0S管(N1)、第八NM0S管(N7)、第二 PM0S管 (P0)和第三PM0S管(P1)连接成交叉耦合的两个反相器形式；所述两个反相器的输入连接到信号传输开关(52)，两个反相器的输出连接或非门(54)得到最后比较结果。
专利摘要本实用新型提供了一种应用于电荷耦合流水线模数转换器中各级电荷耦合子级流水电路的高速共模不敏感电荷比较器电路，该比较器电路包括4个电荷检测开关、一个共模不敏感信号检测电路和一个电压比较器。该比较器电路在提供了高速电荷比较量化的同时，具有输入共模信号不敏感特性，具有非常宽的输入共模范围，特别适用于高速高精度电荷耦合流水线模数转换器应用。
文档编号H03M1/34GK201766574SQ20102050112
公开日2011年3月16日 申请日期2010年8月18日 优先权日2010年8月18日
发明者于宗光, 季惠才, 陈珍海, 黄嵩人 申请人:中国电子科技集团公司第五十八研究所