专利名称：传输门跟随信号的控制电压的制作方法
技术领域：
本发明涉及包括第一传输门的第一电子电路，第一传输门具有用于可控地通过单端信号的第一压控开关。本发明还涉及包括具有第一压控开关的第一传输门和具有用于可控地通过差分信号的第二压控开关的第二传输门的第二电子电路。本发明还涉及具有用于多路复用M数量个单端输入信号的MXl多路复用器的第三电子电路，涉及具有用于将单个单端输入信号解复用为M数量个单端输出信号的1 XM解复用器的第四电子电路，涉及包括用于将M数量个差分输入信号多路复用为单个差分输出信号的MX 1多路复用器的第五电子电路，涉及具有用于将单个差分输入信号解复用为M数量个差分输出信号的1 X M解复用器的第六电子电路，涉及具有用于多路复用M数量个单端输入信号的MXN多路复用器的第七电子电路，并涉及具有用于多路复用M数量个差分输入信号的MXN多路复用器的第八电子电路。
背景技术：
高性能电流式开关(galvanic switch)使得能够多路复用电信号而不用缓冲。电流式多路复用器本身是双向的且在概念上是简单的。这些特性为通过增加开关的数量扩展端口的数量创造了多个机会，只要开关特性不明显地影响信号的完整性。多路复用器结构的简单示例是将输入端口选择性地连接至多个输出端口中的特定一个的电路。输入端口经由多个开关元件中的相应一个连接至输出端口中的每一个。在 MOS技术(金属-氧化物-硅技术)，开关元件通常用传输门实现。传输门的控制端被驱动至电源电平，使得传输门中特定一个具有低阻抗(传输晶体管接通)，其它传输门具有高阻抗(传输晶体管关断)。这种方案的缺点是导通电阻对电源电压和信号电压电平的依赖性、 以及由信号线上的这些开关元件引起的电容性负载。为了多路复用经由传输线传送的高速通信信号，优选的是，通过多路复用器选择的路径不引起或几乎不引起任何插入损失和反射损失。这要求至信号线的寄生负载电容低，以限制高频下的中断。而且，串联电阻与特性阻抗相比必须低，以减少全频信号衰减和反射。导通电阻越低和电容越低，多路复用器对信号完整性的影响将越少，并且可以应用多路复用器的信号速度越高。对信号完整性较低的影响允许多路复用器中具有更多个多路复用路径和/或允许多个串联多路复用器。因此，非常感兴趣的是具有导通电阻低且负载电容低的高性能开关元件。在具有多种栅氧化物厚度的CMOS技术中，优选的是使用提供最佳带宽和最佳导通电阻与负载电容之比的平衡的器件。这通常将是具有最小栅长的最薄氧化物晶体管，但不幸的是，这些器件不能承受它们的接线端之间的大电压。而且，低导通电阻和低电容是相互矛盾的要求，因为前者意味着较大的晶体管宽度，而后者意味着较小的晶体管宽度。互补传输门不是非常有效，因为PMOS器件比相同尺寸并采用相同偏压的NMOS器件差，并且因此，需要具有较大的宽度和/或更大的偏压来获得类似的导通电阻。因此，除非PMOS器件可以具有实质上比NMOS器件大的偏压，否则增加PMOS器件的尺寸比它帮助减小整体导通电阻更大程度地增加负载电容，并且因此，对性能不利。作为用NMOS器件和PMOS器件实现的传输门的替换，可以采用仅有NMOS的传输门。然而，对于较高的信号电平，NMOS器件的阻抗将增加。例如，考虑具有适合1. 8V电源电压的薄氧化物器件和适合4V电源电压的较厚氧化物器件的MOS技术。由于不足的栅极驱动，其栅极连接至1. 8V电源电压的薄氧化物NMOS 器件将不适合在OV和1.8V之间以低串联阻抗通过信号电平。增加栅极电压将在低信号电压的情况给晶体管施加压力，并且因此妥协于寿命和健壮性。替代地，厚氧化物NMOS器件可以被施加例如4V的高栅极驱动电压。这提供了足够的电压来保持选择路径的晶体管接通。然而，导通电阻将大致随着信号电平变化，并且对于相同的导通电阻，厚氧化物器件在本质上引起较高的信号线电容负载。
发明内容
本发明人已经认识到，导通传输晶体管的阻抗变化的原因在于传输晶体管的随着信号变化的栅极驱动。而且，电容负载主要由接通的晶体管引起，因为其栅极-源极电容和其栅极-漏极电容(都是氧化物电容和重叠电容)连接至固定电压。因此，本发明人提出，除了别的方面之外，使接通的传输晶体管的栅极处的电压跟随信号变化，可选地偏移电压差，而不是将它直接连接至固定控制电压。更具体地，本发明人提出了一种第一电子电路，包括具有第一压控开关的第一传输门。第一传输门具有第一输入节点、第一输出节点和控制节点。第一压控开关具有设置在第一输入节点和第一输出节点之间的第一通路和耦接至控制节点的第一控制电极。第一传输门可操作为在控制节点处的控制电压的控制下选择性地断开或闭合至第一输入节点的第一信号的第一通路；第一电子电路的特征在于第一传输门具有控制装置，该控制装置配置为控制第一控制电极处的第一电压，以在第一通路断开时大致跟随第一输入节点和第一输出节点中的特定一个处的第二电压。为了完整性，如上所述，特征“该控制装置配置为控制第一控制电极处的第一电压，以……大致跟随第一输入节点和第一输出节点中的特定一个处的第二电压”是指涵盖以下情况控制装置可操作为保持第一电压和第二电压之间的差异基本恒定。或者第一电压保持基本等于第二电压，或者第一电压以预定非零偏移跟随第二电压。以下，对于关于跟随另一电压的某个电压的类似功能性的控制装置将讨论其它配置。术语“跟随”将以与上文说明类似的方式理解。在第一电子电路的一种实施方式中，第一压控开关具有位于第一输入节点和第一控制电极之间的第一电容，以及位于第一输出节点和第一控制电极之间的第二电容。控制装置包括位于第一控制电极和控制节点之间的第一电阻器。第一输入节点处的信号电压电容地耦接至第一控制电极，并耦接至第一输出节点。该电阻器的作用在于相对于第一输入节点处的信号的主频率，由于电容耦合对第一控制电极处的电压的贡献不会太快地消失。第一压控开关元件采用一个或多个电子开关，例如一个或多个场效应晶体管 (FET)实现。如已知的那样，FET具有电流沟道，其电阻通过FET的控制电极(栅电极)处的电压是可控的，并且控制电极和电流沟道之间的电阻足够高。如果所述通道并且因此开关元件的电流沟道断开，则电流沟道的电阻低。第一输入节点处的电压和第一输出节点处的电压都跟随该信号。如果第一控制电极经由大的串联电阻偏压，则固有地存在于第一控制电极和第一输入节点之间以及第一控制电极和第一输出节点之间的电容保持第一控制电极和第一输入节点之间的电压，以及第一控制电极和第一输出节点之间的电压基本恒定。因此，第一控制电极处的电压跟随该信号。在FET中，该固有电容通常包括栅氧化物电容(即，栅极-源极电容和栅极-漏极电容)和重叠电容。作为选择，额外的电容器可以连接在FET的栅极和源极之间和/或栅极和漏极之间。然而，对于许多MOS工艺，该固有电容是足够的，并且向第一和输出节点提供低的寄生电容负载。如果从FET的栅极到电路的任何其它节点(所述其它节点在此共同称为“衬底”(substrate))存在任何其它电容，则在FET的栅极处将存在电容性分压。然而，当FET 导通时，所述其它电容可以非常低，其结果是栅氧化物上的电压几乎恒定。可选地，第一电子电路包括箝位开关元件，用于在第一选择信号的控制下将第一控制电极和控制节点中的至少一个积极地耦接至参考电压，用于闭合第一通路。在实施传输门的压控开关元件的FET的“关断”状态中，该开关元件优选提供良好的隔离，并向输入节点提供最小的负载。关断的FET的漏极-源极电阻通常较高。高频信号的隔离因此主要由电容路径决定。在该情况中，信号仅位于FET的一侧。应当注意，“关断”状态中的栅极-漏极电容小于“导通”状态中的栅极-漏极电容，因为在FET的电流沟道中不存在于反型层。因此，FET氧化物电容从源极和漏极几乎是不可见的，从而保留大部分重叠电容。另一方面，“关断”状态中的栅极-衬底电容大于“导通”状态中的栅极-衬底电容，因为栅极-衬底电容在电流沟道中不存在反型层的情况中实质上较大。这使得在“关断”状态中，栅极将不跟随该信号，但经历电容分压，该电容分压由“关断”状态中的漏极-栅极电容与“关断”状态中的栅极-源极电容和栅极-衬底电容的总和之比决定。在实际中， 结果，对于低的控制电压，该分压足够大以避免FET由输入节点处的信号接通。这是吸引人的，因为这减小了至输入节点的有效寄生负载，并且它避免了对直接位于栅极处的低欧姆下拉晶体管的需求，而低欧姆下拉晶体管将增加“导通”状态中的栅极-衬底电容。然而， 这稍微妥协于馈通电容，因为存在经过栅极的第二电容路径。如果这碰巧与传输门的操作相关，则下拉晶体管可以添加至栅极，以提供在“关断”状态中断开经过栅极的电容信号路径的低欧姆路径。在本发明中的第一电子电路的另一实施方式中，控制装置包括具有电平转换器输入端和电平转换器输出端的电压电平转换器。电平转换器输入端耦接至第一输入节点和第一输出节点中的所述特定一个，用于接收所述第二电压。电平转换器输出端耦接至控制节点，用于供给所述控制电压。电压电平转换器配置为通过对表示第二电压的另一电压进行电平转换而产生所述控制电压。对于单端信号，“导通”状态的控制电压优选为相对于输入信号电压的固定电压电平偏移。可选地，至电平转换器的输入从具有时间常数的滤波器获得，该时间常数小于栅极时间常数，栅极时间常数由第一电阻器的电阻、栅极-漏极电容和栅极-源极电容决定。 对于大于栅极衰减频率(roll-off frequency)的频率，由于起到高通滤波器的作用的栅极-漏极电容和栅极-源极电容Cgs，栅极控制电压跟随输入信号。没有必要使控制跟随高频。唯一的限制是，对于低于栅极高通滤波器的衰减频率的较低频率由它控制。因此，该控制优选具有大于栅极衰减频率的带宽，使得对于所有频率，栅极处的信号都跟踪输入信号。 这意味着控制滤波器时间常数小于栅极时间常数。对于没有编码限制的单端信号，重要的是为接通开关维持恒定的驱动。滤波器例如采用一阶RC滤波器或其它低通滤波器实现。与终止阻抗相比，低通滤波器的输入阻抗需要较高，用于信令频率范围。滤波器使得控制节点仅在低于滤波器的截止频率的频率下跟踪信号电平，而栅极节点也跟踪高于栅极的衰减频率的输入信号。对于具有较少低频内容的直流平衡信号，控制电压变为基本恒定。在另一种实施方式中，第一电子电路包括用于在选择信号的控制下将所述控制节点选择性地耦接至所述电阻器的选择电路。上述理解也适用于差分信号的传输门结构。更具体地，本发明涉及包括具有第一压控开关的第一传输门和具有第二压控开关的第二传输门的第二电子电路。第一传输门具有第一输入节点和第一输出节点。第一压控开关具有设置在第一输入节点和第一输出节点之间的第一通路，以及第一控制电极。第二传输门具有第二输入节点和第二输出节点。 第二压控开关具有设置在第二输入节点和第二输出节点之间的第二通路，以及第二控制电极。第一控制电极和第二控制电极耦接至控制节点。第一传输门可操作为在控制节点处的控制电压的控制下选择性地断开或闭合至第一输入节点的第一信号的第一通路。第二传输门可操作为在控制节点处的控制电压的控制下选择性地断开或闭合至第二输入节点的第二信号的第二通路。第二电子电路的特征在于第二电子电路具有控制装置，该控制装置配置为在第一通路断开时控制第一控制电极处的第一电压以大致跟随第一输入节点和第一输出节点中特定一个处的第二电压，并且在第二通路断开时控制第二控制电极处的第三电压以大致跟随第二输入节点和第二输出节点中特定一个处的第四电压。在第二电子电路的一种实施方式中，第一压控开关具有位于第一输入节点和第一控制电极之间的第一电容，以及位于第一输出节点和第一控制电极之间的第二电容。第二压控开关具有位于第二输入节点和第二控制电极之间的第三电容，以及位于第二输出节点和第二控制电极之间的第四电容。所述控制装置包括连接在第一控制电极和另一个节点之间的第一电阻器，以及连接在第二控制电极和所述另一个节点之间的第二电阻器。所述另一个节点耦接至控制节点。在第二电子电路的另一实施方式中，所述控制装置包括具有电平转换器输入端和电平转换器输出端的电压电平转换器，以及在第一输入节点和第二输入节点之间、或者在第一输出节点和第二输出节点之间经由另一个节点串联连接的第三电阻器和第四电阻器。 电平转换器输入端耦接至所述另一个节点。电平转换器输出端耦接至控制节点，用于供给所述控制电压。电压电平转换器配置为通过对存在于所述另一个节点处的另一电压进行电平转换而产生所述控制电压。对于差分直流平衡信号，“导通”状态的控制电压为相对于差分信号的共模电压的固定电压电平偏移。这在任何共模电平下为开关晶体管提供了恒定的栅极-源极/漏极驱动。例如，通过第一输入节点和第二输入节点之间的高阻抗电阻分压器，没有明显的信号影响地测量差分信号的共模电压。由差分信号引起的通过栅极串联电阻的剩余电流抵消，并且不进入电平转换器。结果，控制节点不必具有低阻抗。因此，例如，通过具有已知电阻和已知电流的电平转换电阻器，实现电压偏移。电平转换电阻器可以为高阻抗，提供低功耗。可以添加并联连接至电平转换电阻器的电容器，以改善控制电压的较高频率共模跟踪。第二电子电路的另一种实施方式包括用于在选择信号的控制下将所述控制节点选择性地耦接至所述另一个节点的选择电路。上述传输门结构可以用来实现多路复用器。因此，本发明还涉及一种第三电子电路，包括用于将M数量个单端输入信号多路复用为单个单端输出信号的MX 1多路复用器。该MX 1多路复用器包括第一数量M个多路复用器输入端、单个多路复用器输出端和第一数量M个第一传输门。第一传输门中的相应一个包括各自的第一输入节点和各自的第一输出节点。各个第一传输门具有连接至所述多路复用器输入端中的相应一个的各自的第一输入节点。各个第一传输门具有连接至所述单个多路复用器输出端的各自的第一输出节点。各个第一传输门具有各自的第一压控开关。 各个第一压控开关具有各自的第一通路和各自的第一控制电极，其中各自的第一通路设置在各自的第一输入节点和各自的第一输出节点之间。各个第一压控开关具有位于各自的第一输入节点和各自的第一控制电极之间的各自的第一电容，以及位于各自的第一输出节点和各自的第一控制电极之间的各自的第二电容。各个第一传输门具有各自的选择电路，该选择电路配置为根据各自的选择信号控制各自的第一控制电极处的各自的第一电压，以选择性地断开或闭合各自的第一通路。第三电子电路的特征在于所述MXl多路复用器具有控制装置，该控制装置配置为在各自的第一通路断开时控制各自的第一控制电极处的各自的第一电压以大致跟随各自的第一输出节点处的各自的第二电压。所述控制装置包括控制节点、M数量个第一电阻器、以及具有电平转换器输入端和电平转换器输出端的电压电平转换器。第一电阻器中的相应一个耦接在各自的第一控制电极和所述控制节点之间。所述电平转换器输入端耦接至所述多路复用器输出端，用于接收各自的第二电压。所述电压电平转换器配置为通过对表示各自的第二电压的各自的另一电压进行电平转换而在电平转换器输出端供给控制电压。电平转换器输出端耦接至控制节点，用于供给所述控制电压。各个选择电路可操作为在各自的选择信号的控制下将所述控制节点耦接至各自的电阻器。本发明还涉及一种第四电子电路，包括用于将单个单端输入信号解复用为M数量个单端输出信号的IXM解复用器。所述IXM解复用器包括单个解复用器输入端、第一数量M个解复用器输出端和第一数量M个第一传输门。第一传输门中的相应一个包括各自的第一输入节点和各自的第一输出节点。各个第一传输门具有连接至所述单个解复用器输入端的各自的第一输入节点。各个第一传输门具有连接至所述解复用器输出端中的相应一个的各自的第一输出节点。各个第一传输门具有各自的第一压控开关。各个第一压控开关具有各自的第一通路和各自的第一控制电极，其中各自的第一通路设置在各自的第一输入节点和各自的第一输出节点之间。各个第一压控开关具有位于各自的第一输入节点和各自的第一控制电极之间的各自的第一电容，以及位于各自的第一输出节点和各自的第一控制电极之间的各自的第二电容。各个第一传输门具有各自的选择电路，该选择电路配置为根据各自的选择信号控制各自的第一控制电极处的各自的第一电压，以选择性地断开或闭合各自的第一通路。第四电子电路的特征在于所述IXM解复用器具有控制装置，该控制装置配置为在各自的第一通路断开时控制各自的第一控制电极处的各自的第一电压以大致跟随各自的第一输入节点处的各自的第二电压。该控制装置包括控制节点、M数量个第一电阻器、以及具有电平转换器输入端和电平转换器输出端的电压电平转换器。第一电阻器中的相应一个耦接在各自的第一控制电极和所述控制节点之间。所述电平转换器输入端耦接至所述解复用器输入端，用于接收各自的第二电压。所述电压电平转换器配置为通过对表示各自的第二电压的各自的另一电压进行电平转换而在电平转换器输出端供给控制电压。电平转换器输出端耦接至控制节点，用于供给所述控制电压。各个选择电路可操作为在各自的选择信号的控制下将所述控制节点耦接至各自的电阻器。在采用这种类型的传输门实现的相对于交换传输门的输入节点和输出节点对称的第三电路和第四电路的实施方式中，第三电路和第四电路具有相似的配置，仅相对于控制电极处的电压的起点不同。在具有MXl多路复用器的第三电路中，控制电极处的电压配置为选择性地跟随MXl多路复用器的输出节点处的电压。在具有IXM解复用器的第四电路中，控制电极处的电压配置为选择性地跟随IXM解复用器的输入节点处的电压。本发明还涉及一种第五电子电路，包括用于将M数量个差分输入信号多路复用为单个差分输出信号的MXl多路复用器。所述M数量个差分输入信号中的每一个包括各自的第一输入信号和各自的第二输入信号。所述MXl多路复用器包括第一数量M个第一多路复用器输入端、第一数量M个第二多路复用器输入端、单个第一多路复用器输出端、单个第二多路复用器输出端、第一数量M个第一传输门和第一数量M个第二传输门。第一传输门中的相应一个包括各自的第一输入节点和各自的第一输出节点。各个第一传输门具有连接至所述第一多路复用器输入端中的相应一个的各自的第一输入节点。各个第一传输门具有连接至所述单个第一多路复用器输出端的各自的第一输出节点。各个第一传输门具有各自的第一压控开关。各个第一压控开关具有各自的第一通路和各自的第一控制电极，其中各自的第一通路设置在各自的第一输入节点和各自的第一输出节点之间。各个第一压控开关具有位于各自的第一输入节点和各自的第一控制电极之间的各自的第一电容，以及位于各自的第一输出节点和各自的第一控制电极之间的各自的第二电容。第二传输门中的相应一个包括各自的第二输入节点和各自的第二输出节点。各个第二传输门具有连接至所述第二多路复用器输入端中的相应一个的各自的第二输入节点。各个第二传输门具有连接至所述单个第二多路复用器输出端的各自的第二输出节点。各个第二传输门具有各自的第二压控开关。各个第二压控开关具有各自的第二通路和各自的第二控制电极，其中各自的第二通路设置在各自的第二输入节点和各自的第二输出节点之间。各个第二压控开关具有位于各自的第二输入节点和各自的第二控制电极之间的各自的第三电容，以及位于各自的第二输出节点和各自的第二控制电极之间的各自的第四电容。每一对第一传输门和第二传输门具有各自的选择电路。各个选择电路配置为根据各自的选择信号控制各自的第一控制电极处的各自的第一电压，以选择性地断开或闭合各自的第一通路，并且根据各自的选择信号控制各自的第二控制电极处的各自的第二电压，以选择性地断开或闭合各自的第二通路。 第五电子电路的特征在于所述MX 1多路复用器具有控制装置，该控制装置配置为在各自的第一通路和各自的第二通路断开时，根据各自的第三电压控制各自的第一控制电极处的各自的第一电压和各自的第二控制电极处的各自的第二电压，所述第三电压表示所述单个第一多路复用器输出端处的第四电压和所述单个第二多路复用器输出端处的第五电压之间的各自差异。该控制装置包括控制节点、M数量个第一电阻器和M数量个第二电阻器、第三电阻器和第四电阻器、以及具有电平转换器输入端和电平转换器输出端的电压电平转换器。第一电阻器中的相应一个连接在各自的第一控制电极和各自的另一个节点之间。第二电阻器中的相应一个连接在各自的第二控制电极和各自的另一个节点之间。各自的另一个节点耦接至所述控制节点。第三电阻器和第四电阻器经由中间节点串联连接在所述单个第一多路复用器输出端和所述单个第二多路复用器输出端之间。电平转换器输入端耦接至所述中间节点。所述电压电平转换器配置为通过对所述中间节点处的另一电压进行电平转换而在电平转换器输出端供给控制电压。电平转换器输出端耦接至控制节点，用于供给所述控制电压。各个选择电路可操作为在各自的选择信号的控制下将所述控制节点耦接至各自的另一个节点。控制节点的控制电压为差分输入信号处的共模电压的滤波和电平转换后的形式。 控制电极通过电阻器耦接至该控制节点，以获得合适的共模电平电压，而差分信号通过高通滤波器叠加在共模电平电压上，该高通滤波器包括输入节点和控制电极之间的电容以及输出节点和控制电极之间的电容，并包括控制电极和控制节点之间的阻抗。因此，单个差分信号在控制电极处的两个电压具有跟随控制节点电压的相同共模电平，而控制电极之间的差分电压大致跟随多路复用器的差分输出信号。本发明还涉及一种第六电子电路，包括用于将单个差分输入信号解复用为M数量个差分输出信号的IXM解复用器。所述M数量个差分输入信号中的每一个包括各自的第一输入信号和各自的第二输入信号。所述IXM解复用器包括单个第一解复用器输入端、单个第二解复用器输入端、第一数量M个第一解复用器输出端、第一数量M个第二解复用器输出端、第一数量M个第一传输门和第一数量M个第二传输门。第一传输门中的相应一个包括各自的第一输入节点和各自的第一输出节点。各个第一传输门具有连接至所述单个第一解复用器输入端的各自的第一输入节点。各个第一传输门具有连接至所述第一解复用器输出端中的相应一个的各自的第一输出节点。各个第一传输门具有各自的第一压控开关。各个第一压控开关具有各自的第一通路和各自的第一控制电极，其中各自的第一通路设置在各自的第一输入节点和各自的第一输出节点之间。各个第一压控开关具有位于各自的第一输入节点和各自的第一控制电极之间的各自的第一电容，以及位于各自的第一输出节点和各自的第一控制电极之间的各自的第二电容。第二传输门中的相应一个包括各自的第二输入节点和各自的第二输出节点。各个第二传输门具有连接至所述单个第二解复用器输入端的各自的第二输入节点。各个第二传输门具有连接至所述第二解复用器输出端中的相应一个的各自的第二输出节点。各个第二传输门具有各自的第二压控开关。各个第二压控开关具有各自的第二通路和各自的第二控制电极，其中各自的第二通路设置在各自的第二输入节点和各自的第二输出节点之间。各个第二压控开关具有位于各自的第二输入节点和各自的第二控制电极之间的各自的第三电容，以及位于各自的第二输出节点和各自的第二控制电极之间的各自的第四电容。每一对第一传输门和第二传输门具有各自的选择电路。各个选择电路配置为根据各自的选择信号控制各自的第一控制电极处的各自的第一电压，以选择性地断开或闭合各自的第一通路，并且根据各自的选择信号控制各自的第二控制电极处的各自的第二电压，以选择性地断开或闭合各自的第二通路。第六电子电路的特征在于所述1 XM解复用器具有控制装置，该控制装置配置为在各自的第一通路和各自的第二通路断开时，根据各自的第三电压控制各自的第一控制电极处的各自的第一电压和各自的第二控制电极处的各自的第二电压，所述第三电压表示所述单个第一解复用器输入端处的第四电压和所述单个第二解复用器输入端处的第五电压之间的各自差异。该控制装置包括控制节点、M数量个第一电阻器和M数量个第二电阻器、第三电阻器和第四电阻器、以及具有电平转换器输入端和电平转换器输出端的电压电平转换器。第一电阻器中的相应一个连接在各自的第一控制电极和各自的另一个节点之间。第二电阻器中的相应一个连接在各自的第二控制电极和各自的另一个节点之间。各自的另一个节点耦接至所述控制节点。第三电阻器和第四电阻器经由中间节点串联连接在所述单个第一解复用器输入端和所述单个第二解复用器输入端之间。电平转换器输入端耦接至所述中间节点。所述电压电平转换器配置为通过对所述中间节点处的另一电压进行电平转换而在电平转换器输出端供给控制电压。 电平转换器输出端耦接至控制节点，用于供给所述控制电压。各个选择电路可操作为在各自的选择信号的控制下将所述控制节点耦接至各自的另一个节点。控制节点的控制电压为差分输入信号处的共模电压的滤波和电平转换后的形式。 控制电极通过电阻器耦接至该控制节点，以获得合适的共模电平电压，而差分信号通过高通滤波器叠加在共模电平电压上，该高通滤波器包括输入节点和控制电极之间的电容以及输出节点和控制电极之间的电容，并包括控制电极和控制节点之间的阻抗。因此，单个差分信号在控制电极处的两个电压具有跟随控制节点电压的相同共模电平，而控制电极之间的差分电压大致跟随解复用器的差分输入信号。此处考虑MXl多路复用器以及IXM解复用器的原因在于，正如本领域已知的那样，MXN多路复用器可以被认为是N数量个MX 1多路复用器的配置和M数量个IxN解复用器的配置。因此，本发明还涉及一种第七电子电路，包括MXN多路复用器，该MXN多路复用器具有第一数量M个多路复用器输入端和第二数量N个多路复用器输出端并配置为多路复用M数量个单端输入信号。如果M大于N，则该MXN多路复用器具有包括N个模块的模块化配置。所述N个模块中的相应一个包括如上所述的各自的第三电子电路，该第三电子电路包括各自的MX 1多路复用器，该MX 1多路复用器用于将M数量个单端输入信号多路复用至所述N个多路复用器输出端中的相应一个。另一方面，如果N大于M，则该MXN多路复用器具有包括M个模块的模块化配置。所述M个模块中的相应一个包括如上所述的各自的第四电子电路，该第四电子电路包括各自的1 X N解复用器，该1 X N解复用器用于将所述单端输入信号中的相应一个解复用至所述N个多路复用器输出端。类似地，本发明还涉及一种第八电子电路，包括MXN多路复用器，该MXN多路复用器具有第一数量M个多路复用器输入端和第二数量N个多路复用器输出端并配置为多路复用M数量个差分输入信号。M和N为整数。如果M大于N，则该MXN多路复用器具有包括N个模块的模块化配置。所述N个模块中的相应一个包括如上所述的各自的第五电子电路，该第五电子电路包括各自的MX 1多路复用器，该MX 1多路复用器用于将M数量个差分输入信号多路复用至所述N个多路复用器输出端中的相应一个。如果N大于M,则该MXN 多路复用器具有包括M个模块的模块化配置。所述M个模块中的相应一个包括如上所述的各自的第六电子电路，该第六电子电路包括各自的1 X N解复用器，该1 X N解复用器用于将所述差分输入信号中的相应一个解复用至所述N个多路复用器输出端。考虑将根据本发明的MXN多路复用器配置为N个模块，每个模块具有MX 1多路复用器，M大于N。这种配置使得N个模块中每个单独的模块都具有单独的控制装置，即，N 数量个控制装置。如果MXN多路复用器配置为M个模块，每个模块具有1 XN解复用器，则MXN多路复用器将需要M个单独的控制装置。当M大于N时，前一种配置需要比后者少的控制装置。由于类似的原因，如果N大于M,可取的是将MXN多路复用器配置为M个模块， 每个模块具有IXN解复用器。
100常规传输门
102第—输入节点
104第—输出节点
106第—FET，NMOS 器件
108A-Ap · 弟一FET，PMOS 器件
110第—FET的第一电流沟道
112A-Ap · 弟一FET的第二电流沟道
114第—FET的第一控制电极(栅极)
116A-Ap · 弟一FET的第二控制电极(栅极)
200A-Ap · 弟一常规传输门
300本发明中的传输门结构的第一实施
302第—FET的栅极-漏极电容
304第一FET的栅极-源极电容
306电阻器
308控制节点
402第—NMOS器件的漏极-源极电阻
404第一NMOS器件的栅极-漏极电容
406 第一 NMOS器件的栅极-源极电容408 衬底410 第一 NMOS器件的栅极-衬底电容412 第一 NMOS器件的漏极-衬底电容414 第一 NMOS器件的源极-衬底电容416 第一 NMOS器件的漏极-源极电容500 本发明中的传输门结构的第二实施方式502 下拉晶体管504 上拉晶体管600 本发明中的传输门结构的第三实施方式602 控制装置604 一阶低通滤波器606 单位增益放大器608 电压源610 第三电阻器612 低通滤波器的电容器614:选择电路700 作为第三实施方式的替代方式的另一实施方式800 本发明中的传输门结构的第四实施方式802 第二匪OS 器件804 第二 NMOS器件的第二栅极806 =NMOS器件的第二电流沟道808 第二输入节点810 第二输出节点812:第二电阻器814:第四电阻器816 第三电阻器和第四电阻器之间的另一节点900 第四实施方式的变化902:第五电阻器904 第六电阻器906 第五电阻器和第六电阻器之间的又一个节点1000 本发明中的传输门结构的第五实施方式1002:电平转换电阻器1004:电流源1006:电容器1100 :3X2多路复用器1102:第一输入端1104:第二输入端1106:第三输入端
1108:第一输出端1110:第二输出端1112:第一开关1114:第二开关1116:第三开关1118:第四开关1120:第五开关1122:第六开关1202 第一 3X1多路复用器1204:第二 3X1多路复用器1302 第一 1X2解复用器1304 第二 1X2解复用器1306 第三1X2解复用器1400 本发明中的形成解复用器的传输门结构的第六实施方式1402 第三匪OS器件1404 第四 NMOS 器件1406:第七电阻器1408:第八电阻器1410:第三输出节点1412:第四输出节点1414:第二选择电路1500 第六实施方式中的解复用器的更详细的实施方案1502:參考电流源1504:电流镜1506 第五匪OS器件1508:參考电阻器1510:差分放大器1600 =3X1多路复用器的控制拓扑1602 :3Xl多路复用器的第一输入节点1604 =3X1多路复用器的第二输入节点1606 =3X1多路复用器的第三输入节点1608 :3Xl多路复用器的输出节点1610 :3X1多路复用器的第一传输门1612 :3X1多路复用器的第二传输门1614 :3X1多路复用器的第三传输门1616 :3Xl多路复用器的控制装置1617:控制节点1618:第一选择电路1620:第二选择电路0154]1622第三选择电路0155]1700:1 X 2解复用器的控制拓扑0156]1702:1 X 2解复用器的输入节点0157]17041X 2解复用器的第一输出节点0158]17061X 2解复用器的第二输出节点0159]1708:1X2解复用器的第一传输门0160]1710:1X2解复用器的第二传输门0161]1712:1 X 2解复用器的控制装置0162]1714控制节点0163]17161X 2解复用器的第一选择电路0164]17181X 2解复用器的第二选择电路0165]1800:3X2多路复用器的控制拓扑0166]1802第一3X多路复用器0167]1803第二3X多路复用器0168]1804第一3X多路复用器的第一输入节点0169]1806第一3X多路复用器的第二输入节点0170]1808第一3X多路复用器的第三输入节点0171]1810第一3X多路复用器的第一输出节点0172]1812第一3X多路复用器的第一传输门0173]1814第一3X多路复用器的第二传输门0174]1816第一3X多路复用器的第三传输门0175]1818第二3X多路复用器的第四输入节点0176]1820第二3X多路复用器的第五输入节点0177]1822第二3X多路复用器的第六输入节点0178]1824第二3X多路复用器的第二输出节点0179]1826第二3X多路复用器的第四传输门0180]1828第二3X多路复用器的第五传输门0181]1830第二3X多路复用器的第六传输门0182]1832第一3X多路复用器的第一控制装置0183]1834第一3X多路复用器的第一控制节点0184]1836第一3X多路复用器的第一选择电路0185]1838第一3X多路复用器的第二选择电路0186]1840第一3X多路复用器的第三选择电路0187]1842第二3X多路复用器的第二控制装置0188]1844第二3X多路复用器的第二控制节点0189]1846第二3X多路复用器的第四选择电路0190]1848第二3X多路复用器的第五选择电路0191]1850第二3X多路复用器的第六选择电路
具体实施例方式图1为第一常规传输门100的图示，第一常规传输门100用于在控制电压的控制下控制第一输入节点102处的信号至第一输出节点104的通路。第一常规传输门100包括第一场效应晶体管(FET) 106和第二 FET 108。第一 FET 106为N-沟道导电型，如，NMOS FET，第二 FET108为P-沟道导电型，如，PMOS FET0第一 FET 106具有第一电流沟道110， 第二 FET具有第二电流沟道112。第一电流沟道110和第二电流沟道112并联连接在第一输入节点102和第一输出节点104之间。第一 FET 106具有第一控制电极114，第二 FET具有第二控制电极116。典型地，第一控制电极114和第二控制电极116接收逻辑互补的控制电压，以使第一电流沟道110和第二电流沟道112导通或阻断。如先前提及的那样，第一常规传输门100如果以CMOS实现将不是非常有效的，因为PMOS FET 108比NMOS FET 106慢，并且需要大很多的宽度或偏压以获得与NMOS FET 106相似的导通电阻。对于相同的偏压，如果PMOS FET的尺寸增力卩，在导通电阻明显减小之前总负载电容基本上增加。图2为仅采用NMOS FET 106的第二常规传输门200的图示。匪OS FET 106在其控制电极114处接收控制电压Vg，用于选择性使电流沟道110电导通或电阻断。如上所述，NMOS FET 106可以采用薄氧化物器件实现，并具有选择性地耦接至适当低的电源电压 (如，Vdd= 1.8V)的第一控制电极。由于对较高信号电平的栅极驱动不足，这种单个薄氧化物NMOS器件不适合以低的串联阻抗使所有的信号电平都拉升高达Vdd。增加栅极电压将在低信号电压的情况给薄氧化物器件施加压力，并且因此妥协于使用寿命和健壮性。替代地，NMOS FET 106可以采用厚氧化物NMOS器件实现，该厚氧化物NMOS器件具有例如3V-4V 范围内的高栅极驱动电压。这提供了足够的电压，对于高达例如1. 8V的所有信号电平保持 NMOS器件导通。然而，导通电阻将大致随着将通过的信号的电平变化，并且对于相同的导通电阻，厚氧化物器件将引起实质上较高的信号线电容负载。在根据本发明的传输门中，使接通的传输晶体管的控制电极处的控制电压跟随输入节点处的信号。图3和4为本发明中的传输门结构的第一实施方式300的图示。第一实施方式 300包括第一输入节点102和控制电极114之间的第一电容302、第一输出节点104和控制电极114之间的第二电容304、以及控制电极114和控制节点308之间的电阻器306。控制节点308从外部电源(未示出)接收控制电压Vcmtk，用于选择性地使电流沟道110处于导通状态或阻断状态。假设控制电压Vara设为“高”以使电流沟道110电导通。第一输入节点102处的信号随后传输通过电流沟道110到达第一输出节点104。此外，第一输入节点102和第一输出节点104经由第一电容302和第二电容304耦接。如果电阻器306的电阻足够大，则由于经由第一电容302和第二电容304至控制电极114的电容耦合，第一输入节点102处的信号引起控制电极114相应地改变。结果，控制电极114处的控制电压跟随第一输入节点 102处的信号。在下文参照图4对此进行更详细的说明。假设第一晶体管106为NMOS器件。根据惯例，术语“漏极”在下文将用来表示第一晶体管106的连接至第一输入节点102的端子，术语“漏极”在下文将用来表示第一晶体管 106的连接至第一输出节点104的端子，术语“栅极”在下文将用来表示控制电极114。然而，应当注意，MOS器件的电流路径中的哪个端子将用作漏极和MOS器件的电流路径中的哪个另外的端子将用作源极的选择是任意的，因为对于MOS器件来说，漏极的功能和源极的功能是可互换的。图4为说明图3的第一实施方式300中的NMOS器件106的相关电容和电阻的图示。NMOS器件106的电流沟道110由大小为Rds的漏极-源极电阻402表示。第一电容 302由NMOS器件106的栅极114和漏极之间的栅极-漏极电容404表示，并且在NMOS器件106的内部。栅极-漏极电容404的大小为Cgd。第二电容304由NMOS器件106的栅极 114和源极之间的栅极-源极电容406表示，并且也在NMOS器件106的内部。栅极-源极电容406的大小为Cgs。匪OS器件106的栅极114还经由大小为Cgx的内部电容410耦接至衬底408。NMOS 器件106的漏极经由大小为Cdx的内部电容412耦接至衬底408。NMOS器件106的源极经由大小为Csx的内部电容414耦接至衬底408。NMOS器件106的漏极和源极经由大小为 Cds的内部电容416耦接。如果NMOS器件106在栅极114处从控制节点308并经由电阻器306接收高的控制电压，则NMOS器件106接通。当电流沟道110导通时，电阻402的大小Rds低，并且第一输入节点102和第一输出节点104都跟随存在于第一输入节点102处的信号。如果栅极 114经由具有足够高的电阻Rg的电阻器306接收控制电压Vcm，则隐含地存在的栅极-漏极电容404和栅极-源极电容406将保持栅极114和第一输入节点102之间的电压以及栅极114和第一输出节点104之间的电压基本恒定。因此，栅极114处的电压跟随该信号。可选地，附加电容器可以添加在栅极114和源极之间和/或栅极114和漏极之间。 然而，对于许多MOS工艺，隐含地存在于NMOS器件106中的栅极-漏极电容和栅极-源极电容足以实现本发明的目的，并且导致至第一输入节点102和第一输出节点104的寄生电容负载低。栅极114和衬底408之间的电容410可以产生电容性分压。然而，如果NMOS器件 106接通，则电容410通常非常低。因此，栅氧化物上的电压几乎恒定。这意味着一方面，从第一输入节点102至第一输出节点104的信号路径上存在电容，另一方面，栅极114几乎不充电和放电，因此不在信号线上形成明显的负载。可以提前选择电压转换电平，并且因此，有可能采用薄氧化物器件，其中栅极114 处相对于源极处的电压和漏极处的电压的电压可以设置为这些器件的最大允许电压。典型地，栅极-衬底电容410可以承受非常高的电压，因此栅极电压的绝对量值可以超过这些器件允许的最大电源电压。第一实施方式300的截止频率取决于电阻器306的电阻的大小，并取决于栅极-漏极电容404和栅极-源极电容406的大小。对于明显高于截止频率的信号频率，栅极114处的电压跟随信号。对于明显低于截止频率的信号频率，栅极114处的电压跟随控制电压Vcm。为了确保栅极114处的电压正确地跟随第一输入节点102和第一输出节点104处的信号，该信号优选不具有显著的频率低于截止频率的信号成分。这意味着该信号具有某种程度的直流平衡。替代地，可以跟踪并通过控制电压Vam的产生提供该信号的低频内容。考虑采用两个或更多个传输门的多路复用器，例如，每个传输门如第一实施方式300中那样配置。在本发明的传输门关断的情况中，S卩，如果控制电压V。m低，则关断的传输门优选提供良好的隔离，并向与通过多路复用器的选定信号路径共用的节点添加最小的负载。关断的MOSFET的漏极和源极之间的电阻通常非常高。因此，高频信号的隔离主要由电容耦合决定。在该情况中，信号仅在NMOS器件106的一侧，即在第一输入节点102处。在此应当注意，栅极-漏极电容404的大小和栅极-源极电容406的大小都取决于 NMOS器件106是否接通或关断。如果NMOS器件106关断，则栅极-漏极电容404的大小小于在NMOS器件106已经接通的情况下栅极-漏极电容404的大小。类似地，如果NMOS器件 106关断，则栅极-源极电容406的大小小于在NMOS器件106已经接通的情况下栅极-源极电容406的大小。这种电容值对NMOS器件106的状态的依赖源自下述事实当NMOS器件106关断时，在电流沟道110中不存在反型层。因此，实际上从源极和从漏极可见的MOS 氧化物电容变得如此之低以至于大部分重叠电容仍然保留。另一方面，栅极-衬底电容410的大小在NMOS器件106关断时比在NMOS器件106 接通时高。也就是说，在电流沟道110不存在反型层的情况中，栅极-衬底电容410实质上比存在反型层时大。结果，在NMOS器件106关断时栅极114处的电压将不能完全跟随第一输入节点102处的信号，而是电容性地分压。栅极114处的电压的电容性分压由连接至栅极-衬底电容410和栅极-源极电容406的并联配置的栅极-漏极电容404引起。如果正在采用低的控制电压Vam，这种分压在实际中足够大，以避免由第一输入节点102处的信号接通NMOS器件106。结果，选定信号路径上的有效寄生负载减小。如果电压分压不是足够大，NMOS器件106由于至栅极114的残余电容耦合而接通， 或者使得第一输入节点102和第一输出节点104之间的电容性馈通耦合太高，则可以使用栅极下拉晶体管，以提供在NMOS器件106关断时经由栅极114断开电容信号路径的低欧姆路径。将参照图5对此进行进一步的详细讨论。图5说明本发明中的传输门结构的第二实施方式500。第二实施方式500包括下拉晶体管502和上拉晶体管504。下拉晶体管502的电流沟道耦接在栅极114和地之间。 上拉晶体管504的电流沟道耦接至控制节点308接收电压Vam，并经由电阻器306耦接至栅极114。下拉晶体管502和上拉晶体管504被控制为使得下拉晶体管502和上拉晶体管 504中的一个导通且下拉晶体管502和上拉晶体管504中的另一个阻断。例如，下拉晶体管502为NMOS器件，上拉晶体管504为PMOS器件，它们各自的栅极连接在一起，用于接收选择信号在该情况中，控制电压Vcm可以具有固定电压，并且不必控制为选择地呈现高值或低值。在图5中示出的示例中，下拉晶体管502的电流沟道连接至栅极114，上拉晶体管 504连接在控制节点308和电阻器306之间。在图5中示出的示例的替代实施方式中，下拉晶体管502的电流沟道连接至上拉晶体管504的电流沟道，如下文讨论的图6的选择电路 614中所说明的那样。应当注意，在之前的配置中，栅极-漏极电容404和栅极-源极电容 406可以比在之后的配置中更快地放电，因为在之前的配置中，电阻器306不位于放电路径中。然而，如果NMOS器件106的电流沟道110正在导通，则将下拉晶体管502连接至栅极 114增加了栅极114和衬底408之间的电容(与栅极-衬底电容410并联)。在下文讨论的传输门的另一实施方式中，将采用选择电路614的替代实施方案。应当注意，作为代替，可以使用图5中示出的实施方案。图6为本发明中的传输门结构的第三实施方式600的图示。在第三实施方式600 中，上文讨论的作为图5中的示例的替代实施方式的上拉晶体管504和下拉晶体管502使它们的漏极连接在一起，并接收选择信号Vsa，用于可控地使能或禁用NMOS器件106。此外， 第三实施方式600包括控制装置602，用于在NMOS器件106导通时将栅极114处的电压相对于第一输入节点102处的低通滤波信号电压维持在固定电平。控制装置602例如包括一阶低通滤波器604和电压电平转换器，在图6的图示中由单位增益放大器606和电压源608 概念性地表示。一阶低通滤波器602具有连接至第一输入节点102的滤波器输入端和连接至单位增益放大器606的放大器输入端的滤波器输出端。单位增益放大器606具有经由电压源608连接至控制节点308的放大器输出端。一阶低通滤波器602包括位于第一输入节点102和单位增益放大器606的输入端之间的第三电阻器610，以及位于单位增益放大器 606的输入端和地之间的电容器612。优选地，第三电阻器610具有足够大的电阻值以避免向第一输入节点102添加明显的负载。当NMOS器件106正导通时，控制节点308处的控制电压Vem为相对于第一输入节点102处的滤波信号电压的固定电压电平偏移。滤波由一阶低通滤波器604实现，一阶低通滤波器604的时间常数比电阻器306的电阻值和从栅极114看到的所有的电容的总共的电容值的乘积小。这确保栅极114在全频范围内跟踪第一输入节点102处的信号电平。对于具有最少低频内容的直流平衡信号，如果低通滤波器604的截止频率被选择为低于编码方案的高通拐角频率，则控制电压V。·变为基本恒定。上拉晶体管504和下拉晶体管502的配置下文将称为“选择电路”，在此由附图标记614表示。图7为作为图6的第三实施方式600的替代的另一实施方式700的图示。第三电阻器610现在连接在单位增益放大器606的输入端和第一输出节点104之间。控制电压 Vcntl现在从第一输出节点104处的信号得到，而不是如图6的第三实施方式600 —样从第一输入节点102处的信号得到。图1-7的图示说明单端信号切换。下文讨论的图8-10说明用于差分信号切换的传输门结构的实施方式。图8为根据本发明的传输门结构的第四实施方式800的图示。第四实施方式800 配置为切换差分信号。第四实施方式800包括图6的第三实施方式600，减去电容器612 但包括用于处理差分信号的附加部件。下文讨论省略电容器612的原因。除了图6的第三实施方式600的部件之外，第四实施方式800包括第二 NMOS器件802。第二 NMOS器件802 包括第二栅极804以及连接在第二输入节点808和第二输出节点810之间的第二电流沟道 806。第二栅极804连接至第二电阻器812。电阻器306和第二电阻器812串联连接在第一 NMOS器件106的第一栅极114和第二 NMOS器件802的第二栅极804之间。选择电路614 连接在控制节点308和电阻器306和第二电阻器812之间的另一个节点之间。因此，第一 NMOS器件106和第二 NMOS器件802控制为在选择信号Vsa的控制下同时使能或同时禁用。第四实施方式800的控制装置602配置为在第一 NMOS器件106和第二 NMOS器件802都导通时将第一栅极114和第二栅极804的控制电压相对于信号的共模电压维持在固定电压电平。为此，控制装置602使第三电阻器610和第四电阻器814在第一输入节点102和第二输入节点808之间串联连接。单位增益放大器606的输入端耦接至第三电阻器 610和第四电阻器814之间的另一个节点816。代替第一输入节点102和第二输入节点808 之间的电阻性分压器，即第三电阻器610和第四电阻器814的串联连接，可以使用另一种类型的共模传感器。共模传感器优选对于所使用的信令频率范围具有足够高的输入阻抗。在差分信令情况中不具有电容器612的原因在于第三电阻器610和第四电阻器 814之间的另一个节点816处的电压隐含地保持在差分信号的共模电平附近。结果，对滤波的需求小。第四实施方式800中的控制装置602的配置在任何共模电平为NMOS器件106和第二 NMOS器件802提供了基本恒定的栅极-源极/漏极驱动。例如，通过由第三电阻器610和第四电阻器814形成的高阻抗电阻分压器，在不明显干扰差分信号的情况下测量差分信号的共模电压。由差分信号引起的并且流过由电阻器 306和第二电阻器812形成的栅极串联电阻的剩余电流抵消，并且因此不影响单位增益放大器606的输入端处的电压。因此，如果共模信号的变化可以呈现为较慢，则控制装置602 不必较快且控制节点308不必是低阻抗的。图9为图8的第四实施方式800的主题的变型的图示。控制电压Vcm现在从第一输出节点104和第二输出节点810之间的差分输出信号得到，而不是从第一输入节点102 和第二输入节点808之间的差分信号得到。第一输出节点104和第二输出节点810经由第五电阻器902和第六电阻器904的串联配置彼此连接。第五电阻器902和第六电阻器904 之间的另一个节点906连接至单位增益放大器606的输入端。代替第一输入节点102和第二输入节点810之间的电阻性分压器，即第五电阻器902和第六电阻器904的串联连接，可以使用另一种类型的共模传感器。共模传感器优选对于所使用的信令频率范围具有足够高的输入阻抗。图10为本发明的传输门结构的第五实施方式1000的图示，并且说明图8的第四实施方式800中的电压源608实施方案。由于控制节点308不必为低阻抗的，因此电压电平偏移例如可以通过具有预定电阻的电平转换电阻器1002和供给预定大小的电流的电流源1004实现。电流源1004连接至控制节点308，电平转换电阻器1002连接在单位增益放大器606的放大器输出端和控制节点308之间。电平转换电阻器1002可以具有高的阻抗值，提供低功耗。可选地，电容器1006与电平转换电阻器1002并联连接，用于改善控制电压V。m的较高频共模跟踪。图1-10为与根据本发明的传输门的结构相关的图示。下文讨论的图示涉及基于根据本发明的传输门的多路复用器(和解复用器)。为了在多路复用器的背景中理解本发明，在下文并参照图11、12和13首先讨论路复用器的基本配置和基本功能性。图11、12和13为多路复用器(这里为3X2多路复用器1100)的示例的图示。3X2 多路复用器1100具有第一输入端1102、第二输入端1104和第三输入端1106。3X2多路复用器1100具有第一输出端1108和第二输出端1110。3X2多路复用器1100还包括第一开关1112、第二开关1114、第三开关1116、第四开关1118、第五开关1120和第六开关1122。 3X2多路复用器1100可操作为将第一输入端1102、第二输入端1104和第三输入端1106 中的一个选择性地耦接至第一输出端1108，并将第一输入端1102、第二输入端1104和第三输入端1106中的另一个选择性地耦接至第二输出端1110。正如已知的那样，一方面(第一输入端1102、第二输入端1104和第三输入端1106)和另一方面(第一输出端1108和第二输出端1110)之间的选择性连接由第一开关1112、第二开关1114、第三开关1116、第四开关 1118、第五开关1120和第六开关1122的状态的控制产生。图12说明3X2多路复用器1100可以被认为是第一 3X1多路复用器1202和第二 3X1多路复用器1204的组合的事实。通常，NXM多路复用器可以被认为是M数量个 (NXl)型多路复用器的组合。图13说明3X2多路复用器1100也可以被认为是第一 1 X2解复用器1302、第二 1 X 2解复用器1304和第三1 X 2解复用器1306的组合的事实。通常，NXM多路复用器因此可以被认为是M数量个(NXl)型多路复用器的组合以及N数量个(IXM)型解复用器的组合。图14为本发明的用于实现用于解复用差分信号的1X2解复用器的传输门结构的第六实施方式1400的图示。第六实施方式1400基于图8的传输门结构。第六实施方式 1400在下文将称为1X2解复用器1400。除了图8的第五实施方式800的部件之外的附加部件包括下列部件第三NMOS器件1402、第四NMOS器件1404、第七电阻器1406、第八电阻器1408、第三输出节点1410、第四输出节点1412和第二选择电路1414。第三NMOS器件1402的电流沟道连接在第一输入节点102和第三输出节点1410之间。第四NMOS器件1404的电流沟道连接在第二输入节点808和第四输出节点1412之间。 第七电阻器1406和第八电阻器1408串联连接在第三NMOS器件1402的栅极和第四NMOS 器件1404的栅极之间。第二选择电路1414连接在控制节点308与第七电阻器1406和第八电阻器1408 之间的节点之间。1 X 2解复用器1400控制为将第一输入节点102和第二输入节点808处的差分输入信号选择性地发送至第一输出节点104和第二输出节点810，或选择性地发送至第三输出节点1410和第四输出节点1412。1X2解复用器1400的控制经由第一选择电路614和第二选择电路1414建立。第一选择电路614在第一选择信号Vseu的控制下同时使能或禁用第一 NMOS器件106和第二 NMOS器件802。第二选择电路1414在第二选择信号Vsa2的控制下同时使能或禁用第三NMOS器件1402和第四NMOS器件1404。典型地，第一选择信号 Vseli和第二选择信号Vsa2形成为使得当第三NMOS器件1402和第四NMOS器件1404使能时第一 NMOS器件106和第二 NMOS器件802禁用，反之亦然。第一选择电路614在第一选择信号Vseu的控制下将电阻器306和第二电阻器812 之间的节点选择性地连接至控制电压V·或地。第二选择电路1414在第二选择信号Vsa2 的控制下将第七电阻器1406和第八电阻器1408之间的节点连接至控制电压Vam或地。上文已经参照图5和6讨论了第一选择电路614的配置和操作。第二选择电路1414的配置和操作类似于第一选择电路614。图15为图14的1X2解复用器1400的更详细的实施方案1500的图示。1X2解复用器1400中的电流源804在此采用连接至电流镜1504的输入端的参考电流源1502实现。电流镜1504的输出端耦接至控制节点308。电流镜1504用PMOS器件实现。参考电流源1502包括第五NMOS器件1506、参考电阻器1508和差分放大器1510。第五NMOS器件1506的电流沟道连接在电流镜1504的输入端和参考电阻器1508之间。参考电阻器1508 连接在第五NMOS器件1506的电流沟道和地之间。差分放大器1510的第一输入端接收参考电压VKEF。差分放大器1510的第二输入端连接在第五NMOS器件1506的电流沟道和参考电阻器1508之间。差分放大器1510的输出端连接至第五NMOS器件1506的栅极。图16为说明3X1多路复用器1600的框图，如上文参照图12的图示讨论的3X1 多路复用器1202。为简单起见，该拓扑表示单端信号路径。3X1多路复用器1600具有第一输入节点1602、第二输入节点1604、第三输入节点 1606和输出节点1608。3X1多路复用器1600具有第一传输门1610、第二传输门1612和第三传输门1614。第一传输门1610连接在第一输入节点1602和输出节点1608之间。第二传输门1612连接在第二输入节点1604和输出节点1608之间。第三传输门1614连接在第三输入节点1602和输出节点1608之间。第一传输门1610、第二传输门1612和第三传输门1614为参照之前的图1-10的图示讨论的类型的传输门，例如，采用NMOS器件106实现的传输门类型。3X1多路复用器1600包括用于产生控制电压Vem的控制装置1616。控制装置 1616类似于例如上文参照图7的图示讨论的控制装置602。控制装置1616的输入端连接至输出节点1608，并且输出端连接至控制节点1617。3X1多路复用器1600包括第一选择电路1618、第二选择电路1620和第三选择电路1622。第一选择电路1618、第二选择电路1620和第三选择电路1622中的每一个都类似于例如上文参照图6和7讨论的选择电路614。替代地，第一选择电路1618、第二选择电路 1620和第三选择电路1622可以实现为如图5的图示所示的选择电路。第一选择电路1618 连接至控制节点1617，用于接收控制电压Vcm，并且接收第一选择信号Vseu，用于选择性控制第一传输门1610。第二选择电路1620连接至控制节点1617，用于接收控制电压Vcm，并且接收第二选择信号Vs皿，用于选择性控制第二传输门1612。第三选择电路1622连接至控制节点1617，用于接收控制电压Vcm，并且接收第三选择信号Vseu，用于选择性控制第三传输门1614。应当注意，对于为多路复用差分信号而配置的3X1多路复用器，可以采用类似于上文所述的控制拓扑，例如，基于图9中的图示的传输门结构。也就是说，控制电压V。·从连接在3X1多路复用器的差分输出端之间的串联配置的电阻器得到，并提供至控制各自的NMOS器件对的状态的各自的选择电路。图17为说明1X2解复用器1700的控制拓扑的图示，如上文参照图13的图示讨论的1X2解复用器1302。为简单起见，该拓扑表示单端信号路径。1X2解复用器1700具有输入节点1702、第一输出节点1704和第二输出节点 1706。1X2解复用器1700具有第一传输门1708和第二传输门1710。第一传输门1708连接在输入节点1702和第一输出节点1704之间。第二传输门1710连接在输入节点1702和第二输出节点1706之间。第一传输门1708和第二传输门1710为参照之前的图1_10的图示讨论的类型的传输门，例如，采用NMOS器件106实现的传输门类型。1X2解复用器1700包括用于产生控制电压Vcm的控制装置1712。控制装置1712 类似于例如上文参照图6和7的图示讨论的控制装置602。控制装置1712的输入端连接至输入节点1702，并且输出端连接至控制节点1714。
1X2解复用器1700包括第一选择电路1716和第二选择电路1718。第一选择电路1716和第二选择电路1718中的每一个都类似于例如上文参照图6和7讨论的选择电路 614。替代地，第一选择电路1716和第二选择电路1718可以实现为如图5的图示所示的选择电路。第一选择电路1716连接至控制节点1714，用于接收控制电压V。m。第一选择电路 1716接收第一选择信号Vseu，用于选择性控制第一传输门1708。第二选择电路1718连接至控制节点1714，用于接收控制电压V。·。第二选择电路1718接收第二选择信号Vs皿，用于选择性控制第二传输门1710。应当注意，对于为多路复用差分信号而配置的1X2解复用器，可以采用类似于上文所述的控制拓扑，例如，基于图8中的图示的传输门结构。也就是说，控制电压V·从连接在1X2解复用器的差分输入端之间的串联配置的电阻器得到，并提供至控制各自的NMOS 器件对的状态的各自的选择电路。正如上文参照图11、12和13的图示讨论的那样，典型的NXM-多路复用器可以被认为是每个都包括MX 1多路复用器的N数量个模块的模块组合，或者是每个都包括1 XN 解复用器的M数量个模块的模块组合。3X1多路复用器1600和1X2解复用器1700的图示说明每个独立模块的控制配置。图18为说明3X2多路复用器1800的控制拓扑的图示，在这里表示为第一 3X1 多路复用器1802和第二 3X1多路复用器1803的模块配置。第一 3X 1多路复用器1802包括第一输入节点1804、第二输入节点1806、第三输入节点1808和第一输出节点1810。第一 3X1多路复用器1802具有第一传输门1812、第二传输门1814和第三传输门1816。第一传输门1812连接在第一输入节点1804和第一输出节点1810之间。第二传输门1814连接在第二输入节点1806和第一输出节点1810之间。 第三传输门1816连接在第三输入节点1808和第一输出节点1810之间。第一传输门1812、 第二传输门1814和第三传输门1816例如为上文讨论的采用NMOS器件106实现的传输门类型。第一 3 X 1多路复用器1802具有第一控制装置1832，第一控制装置1832的输入端耦接至第一输出端1810且输出端耦接至第一控制节点1834。第一控制装置1832可操作为将第一控制电压Votm供给至第一控制节点1834。第一控制装置1832类似于例如上文参照图6和7的图示讨论的控制装置602。第一 3X 1多路复用器1802还包括第一选择电路1836、第二选择电路1838和第三选择电路1840。第一选择电路1836、第二选择电路1838和第三选择电路1840中的每一个都类似于例如上文参照图6和7讨论的选择电路614。第一选择电路1836连接至第一控制节点1834，用于接收第一控制电压V·—，并且接收第一选择信号Vseu，用于选择性控制第一传输门1812。第二选择电路1838连接至第一控制节点1834，用于接收第一控制电压 Vcmh，并且接收第二选择信号用于选择性控制第二传输门1814。第三选择电路1840 连接至第一控制节点1834，用于接收第一控制电SVcntm，并且接收第三选择信号^⑵，用于选择性控制第三传输门1816。第二 3X1多路复用器1804包括第四输入节点1818、第五输入节点1820、第六输入节点1822和第二输出节点1拟4。第四输入节点1818连接至第一 3X 1多路复用器1802 的第一输入节点1804。第五输入节点1820连接至第一 3X1多路复用器1802的第二输入节点1806。第六输入节点1822连接至第一 3X1多路复用器1802的第三输入节点1808。 第二 3X1多路复用器1804具有第四传输门1826、第五传输门1拟8和第六传输门1830。 第三传输门1拟6连接在第四输入节点1818和第二输出节点1拟4之间。第五传输门1拟8 连接在第五输入节点1820和第二输出节点1拟4之间。第六传输门1830连接在第六输入节点1822和第二输出节点1拟4之间。第四传输门1826、第五传输门1拟8和第六传输门 1830例如为上文讨论的采用NMOS器件106实现的传输门类型。第二 3 X 1多路复用器1804具有第二控制装置1842，第一控制装置1842的输入端耦接至第二输出端1拟4且输出端耦接至第二控制节点1844。第二控制装置1842可操作为将第二控制电压V。m_2供给至第二控制节点1844。第二控制装置1842类似于例如上文参照图6和7的图示讨论的控制装置602。第二 3Χ 1多路复用器1804还包括第四选择电路1846、第五选择电路1848和第六选择电路1850。第四选择电路1846、第五选择电路1848和第六选择电路1850中的每一个都类似于例如上文参照图6和7讨论的选择电路614。第四选择电路1846连接至第二控制节点1844，用于接收第二控制电压V。m_2，并且接收第四选择信号Vsem，用于选择性控制第四传输门1拟6。第五选择电路1848连接至第二控制节点1844，用于接收第二控制电压 Vc:m-2，并且接收第五选择信号VSEW，用于选择性控制第五传输门1拟8。第六选择电路1850 连接至第二控制节点1844，用于接收第二控制电压Vcm_2，并且接收第六选择信号Vseu5，用于选择性控制第六传输门1830。3X2多路复用器1800在图18中示出为组织成各自为3X1多路复用器的两个模块。应当注意，第一 3X 1多路复用器1802和第二 3X 1多路复用器1804中的每个单独的一个都配备有单独的控制装置。现在考虑组织成各自为1X2解复用器的三个模块的3X2 多路复用器，如上文讨论的在图13的图示说明的那样。随后，三个模块中的每个单独的一个都将配置单独控制装置。更一般地，考虑NXM多路复用器，其中N大于M，并考虑用于产生控制电压的根据本发明的模块化控制拓扑。模块化控制拓扑可以被选择为例如各自为 NX 1多路复用器的M个模块的第一组合，或者各自为1 XM解复用器的N个模块的第二组合。在第一组合中，所述M个模块中每个单独的一个都具有单独的控制装置，并且相关的控制拓扑则要求M数量个单独的控制装置。在第二组合中，所述N个模块中的每个单独的一个都具有单独的控制装置，并且相关的控制拓扑则要求N数量个单独的控制装置。由于N 大于M，考虑到所需要的实施部件的数量少和/或考虑到NXM多路复用器整体的功耗低，因此可能更有利的是采用基于各自为NX 1多路复用器的M数量个模块的控制拓扑。由于所述方案和传输门的方向对称性，N大于M的条件不是限制性的。也就是说， 上文对NXM多路复用器(其中N大于M)已经进行的解释同样适用于其中N大于M的MXN 多路复用器。例如，考虑上文参照图12和13的图示讨论的3X2多路复用器1100。其中， 具有附图标记1102、1104和1106的节点用作输入节点，具有附图标记1108和1110的节点用作输出节点。现在考虑其中具有附图标记1108和1110的节点用作输入节点，并且其中具有附图标记1102、1104和1106的节点用作输出节点的情况。图12和13的图示则理解为2X3多路复用器，其可以被认为是根据图12的两个1X3多路复用器的第一组合，或根据图13的三个2X1多路复用器的第二组合。再次地，第一组合要求两个单独的控制装置， 用于所述两个1X3多路复用器中的每个单独的一个产生单独的控制电压，而第二组合要求三个单独的控制装置，用于所述三个2X1多路复用器的中的每个单独的一个产生单独的控制电压。还应当注意，在第一 3X1多路复用器1802中，第一控制装置1832的输入端连接至第一输出端1810，并且在第二 3X1多路复用器1804中，第二控制装置1842的输入端连接至第二输出端1拟4。为了容易描述和理解，本发明的说明书的一部分已经假设了直流平衡。然而，用于多路复用的信号的直流平衡不是严格要求的。如果一阶滤波过的输入信号不具有与开关晶体管的有效栅极驱动相比拟的显著的量值，则可以采用本发明。即使不满足该条件，本发明也可以如图所示的那样适用于单端信号，正如在图6中讨论的那样。这也可以扩展至具有非直流平衡的差分信号的差分形式。已经采用传输门中的NMOS晶体管描述了本发明。本发明也可以采用PMOS晶体管实现，其中偏压条件将是相反极性的。已经采用MOS晶体管描述了本发明。然而，本发明也可以与任何其它类型的开关器件一起使用，这些开关器件的导通电阻可以通过控制电极改变，该控制电极对所有其它节点具有足够高的直流阻抗。栅极电压需要相对于信号(平均/共模)电压增加以接通 NMOS晶体管的事实不限制本发明，并且由于开关器件特性不同，这对于其它类型的开关器件可能是不同的。
权利要求
1.第一电子电路(300；500 ；600)，包括具有第一压控开关(106)的第一传输门，其中 第一传输门具有第一输入节点(102)、第一输出节点(104)和控制节点(308)；第一压控开关具有设置在第一输入节点和第一输出节点之间的第一通路(110)和耦接至控制节点的第一控制电极(114)；并且第一传输门可操作为在控制节点处的控制电压的控制下选择性地断开或闭合至第一输入节点的第一信号的第一通路； 第一电子电路的特征在于第一传输门具有控制装置(302，304，306 ；602)，该控制装置配置为控制第一控制电极处的第一电压，以在第一通路断开时大致跟随第一输入节点和第一输出节点中的特定一个处的第二电压。
2.根据权利要求1所述的第一电子电路，其中第一压控开关具有位于第一输入节点和第一控制电极之间的第一电容(302 ；404)，以及位于第一输出节点和第一控制电极之间的第二电容(304;406)；并且控制装置包括位于第一控制电极和控制节点之间的第一电阻器(306)。
3.根据权利要求2所述的第一电子电路，其中控制装置包括具有电平转换器输入端和电平转换器输出端的电压电平转换器(608)； 电平转换器输入端耦接至第一输入节点和第一输出节点中的所述特定一个，用于接收所述第二电压；电平转换器输出端耦接至控制节点，用于供给所述控制电压；并且电压电平转换器配置为通过对表示第二电压的另一电压进行电平转换而产生所述控制电压。
4.根据权利要求2或3所述的第一电子电路，包括用于在选择信号的控制下将所述控制节点选择性地耦接至所述电阻器的选择电路(502，504 ；614)。
5.一种第二电子电路(800 ;900)，包括具有第一压控开关(106)的第一传输门和具有第二压控开关(802)的第二传输门，其中第一传输门具有第一输入节点(10 和第一输出节点(104)； 第一压控开关具有第一通路(110)和第一控制电极(114)，第一通路(110)设置在第一输入节点和第一输出节点之间；第二传输门具有第二输入节点(808)和第二输出节点(810)；第二压控开关具有第二通路(806)和第二控制电极(804)，第二通路(806)设置在第二输入节点和第二输出节点之间；第一控制电极和第二控制电极耦接至控制节点(308)；第一传输门可操作为在控制节点处的控制电压的控制下选择性地断开或闭合至第一输入节点的第一信号的第一通路；第二传输门可操作为在控制节点处的控制电压的控制下选择性地断开或闭合至第二输入节点的第二信号的第二通路； 第二电子电路的特征在于第二电子电路具有控制装置(306，812，602)，该控制装置配置为在第一通路断开时控制第一控制电极处的第一电压以大致跟随第一输入节点和第一输出节点中特定一个处的第二电压，并且在第二通路断开时控制第二控制电极处的第三电压以大致跟随第二输入节点和第二输出节点中特定一个处的第四电压。
6.根据权利要求5所述的第二电子电路，其中第一压控开关具有位于第一输入节点和第一控制电极之间的第一电容(302 ；404)，以及位于第一输出节点和第一控制电极之间的第二电容(304;406)；第二压控开关具有位于第二输入节点和第二控制电极之间的第三电容，以及位于第二输出节点和第二控制电极之间的第四电容；并且所述控制装置包括第一电阻器(306)，连接在第一控制电极和另一个节点之间； 第二电阻器(812)，连接在第二控制电极和另一个节点之间；并且所述另一个节点耦接至控制节点。
7.根据权利要求6所述的第二电子电路，其中控制装置包括具有电平转换器输入端和电平转换器输出端的电压电平转换器； 所述控制装置包括经由另一个节点(816)串联连接在第一输入节点和第二输入节点之间，或者第一输出节点和第二输出节点之间的第三电阻器(610 ；902)和第四电阻器 (814 ；904)；电平转换器输入端耦接至所述另一个节点； 电平转换器输出端耦接至控制节点，用于供给所述控制电压；并且电压电平转换器配置为通过对存在于所述另一个节点处的另一电压进行电平转换而产生所述控制电压。
8.根据权利要求6或7所述的第二电子电路，包括用于在选择信号的控制下将所述控制节点选择性地耦接至所述另一个节点的选择电路(614)。
9.一种第三电子电路，包括用于将M数量个单端输入信号多路复用为单个单端输出信号的MXl多路复用器(1600 ；1802)，其中所述MXl多路复用器包括第一数量M个多路复用器输入端(1602，1604，1606 ； 1804， 1806,1808)、单个多路复用器输出端(1608;1810)和第一数量M个第一传输门(1610， 1612，1614 ；1812，1814，1816)；第一传输门中的相应一个包括各自的第一输入节点和各自的第一输出节点； 各个第一传输门具有连接至所述多路复用器输入端中的相应一个的各自的第一输入节占. 各个第一传输门具有连接至所述单个多路复用器输出端的各自的第一输出节点； 各个第一传输门具有各自的第一压控开关；各个第一压控开关具有各自的第一通路和各自的第一控制电极，其中各自的第一通路设置在各自的第一输入节点和各自的第一输出节点之间；各个第一压控开关具有位于各自的第一输入节点和各自的第一控制电极之间的各自的第一电容，以及位于各自的第一输出节点和各自的第一控制电极之间的各自的第二电容；各个第一传输门具有各自的选择电路(1618 ；1620,1622 ；1836，1838，1840)，该选择电路配置为根据各自的选择信号控制各自的第一控制电极处的各自的第一电压，以选择性地断开或闭合各自的第一通路； 第三电子电路的特征在于所述MX 1多路复用器具有控制装置(1616 ； 1832)，该控制装置配置为在各自的第一通路断开时控制各自的第一控制电极处的各自的第一电压以大致跟随各自的第一输出节点处的各自的第二电压； 所述控制装置包括 控制节点(1617 ； 1834)； M数量个第一电阻器；和具有电平转换器输入端和电平转换器输出端的电压电平转换器； 第一电阻器中的相应一个耦接在各自的第一控制电极和所述控制节点之间； 所述电平转换器输入端耦接至所述多路复用器输出端，用于接收各自的第二电压； 所述电压电平转换器配置为通过对表示各自的第二电压的各自的另一电压进行电平转换而在电平转换器输出端供给控制电压；电平转换器输出端耦接至控制节点，用于供给所述控制电压；并且各个选择电路可操作为在各自的选择信号的控制下将所述控制节点耦接至各自的电阻器。
10. 一种第四电子电路，包括用于将单个单端输入信号解复用为M数量个单端输出信号的IXM解复用器，其中所述IXM解复用器包括单个解复用器输入端、第一数量M个解复用器输出端和第一数量M个第一传输门；第一传输门中的相应一个包括各自的第一输入节点和各自的第一输出节点； 各个第一传输门具有连接至所述单个解复用器输入端的各自的第一输入节点； 各个第一传输门具有连接至所述解复用器输出端中的相应一个的各自的第一输出节点；各个第一传输门具有各自的第一压控开关；各个第一压控开关具有各自的第一通路和各自的第一控制电极，其中各自的第一通路设置在各自的第一输入节点和各自的第一输出节点之间；各个第一压控开关具有位于各自的第一输入节点和各自的第一控制电极之间的各自的第一电容，以及位于各自的第一输出节点和各自的第一控制电极之间的各自的第二电容；各个第一传输门具有各自的选择电路，该选择电路配置为根据各自的选择信号控制各自的第一控制电极处的各自的第一电压，以选择性地断开或闭合各自的第一通路； 第四电子电路的特征在于所述1XM解复用器具有控制装置，该控制装置配置为在各自的第一通路断开时控制各自的第一控制电极处的各自的第一电压以大致跟随各自的第一输入节点处的各自的第二电压；所述控制装置包括 控制节点(1617 ； 1834)； M数量个第一电阻器；和具有电平转换器输入端和电平转换器输出端的电压电平转换器； 第一电阻器中的相应一个耦接在各自的第一控制电极和所述控制节点之间； 所述电平转换器输入端耦接至所述解复用器输入端，用于接收各自的第二电压； 所述电压电平转换器配置为通过对表示各自的第二电压的各自的另一电压进行电平转换而在电平转换器输出端供给控制电压；电平转换器输出端耦接至控制节点，用于供给所述控制电压；并且各个选择电路可操作为在各自的选择信号的控制下将所述控制节点耦接至各自的电阻器。
11. 一种第五电子电路，包括用于将M数量个差分输入信号多路复用为单个差分输出信号的MXl多路复用器，其中所述M数量个差分输入信号中的每一个包括各自的第一输入信号和各自的第二输入信号；所述MX 1多路复用器包括第一数量M个第一多路复用器输入端、第一数量M个第二多路复用器输入端、单个第一多路复用器输出端、单个第二多路复用器输出端、第一数量M个第一传输门和第一数量M个第二传输门；第一传输门中的相应一个包括各自的第一输入节点和各自的第一输出节点； 各个第一传输门具有连接至所述第一多路复用器输入端中的相应一个的各自的第一输入节点；各个第一传输门具有连接至所述单个第一多路复用器输出端的各自的第一输出节点各个第一传输门具有各自的第一压控开关；各个第一压控开关具有各自的第一通路和各自的第一控制电极，其中各自的第一通路设置在各自的第一输入节点和各自的第一输出节点之间；各个第一压控开关具有位于各自的第一输入节点和各自的第一控制电极之间的各自的第一电容，以及位于各自的第一输出节点和各自的第一控制电极之间的各自的第二电容；第二传输门中的相应一个包括各自的第二输入节点和各自的第二输出节点； 各个第二传输门具有连接至所述第二多路复用器输入端中的相应一个的各自的第二输入节点；各个第二传输门具有连接至所述单个第二多路复用器输出端的各自的第二输出节点；各个第二传输门具有各自的第二压控开关；各个第二压控开关具有各自的第二通路和各自的第二控制电极，其中各自的第二通路设置在各自的第二输入节点和各自的第二输出节点之间；各个第二压控开关具有位于各自的第二输入节点和各自的第二控制电极之间的各自的第三电容，以及位于各自的第二输出节点和各自的第二控制电极之间的各自的第四电容；每一对第一传输门和第二传输门具有各自的选择电路；各个选择电路配置为根据各自的选择信号控制各自的第一控制电极处的各自的第一电压，以选择性地断开或闭合各自的第一通路，并且根据各自的选择信号控制各自的第二控制电极处的各自的第二电压，以选择性地断开或闭合各自的第二通路； 第五电子电路的特征在于所述MX 1多路复用器具有控制装置，该控制装置配置为在各自的第一通路和各自的第二通路断开时，根据各自的第三电压控制各自的第一控制电极处的各自的第一电压和各自的第二控制电极处的各自的第二电压，所述第三电压表示所述单个第一多路复用器输出端处的第四电压和所述单个第二多路复用器输出端处的第五电压之间的各自差异； 所述控制装置包括 控制节点；M数量个第一电阻器和M数量个第二电阻器； 第三电阻器和第四电阻器；和具有电平转换器输入端和电平转换器输出端的电压电平转换器； 第一电阻器中的相应一个连接在各自的第一控制电极和各自的另一个节点之间； 第二电阻器中的相应一个连接在各自的第二控制电极和各自的另一个节点之间； 各自的另一个节点耦接至所述控制节点；第三电阻器和第四电阻器经由中间节点串联连接在所述单个第一多路复用器输出端和所述单个第二多路复用器输出端之间； 电平转换器输入端耦接至所述中间节点；所述电压电平转换器配置为通过对所述中间节点处的另一电压进行电平转换而在电平转换器输出端供给控制电压；电平转换器输出端耦接至控制节点，用于供给所述控制电压； 并且各个选择电路可操作为在各自的选择信号的控制下将所述控制节点耦接至各自的另一个节点。
12. —种第六电子电路，包括用于将单个差分输入信号解复用为M数量个差分输出信号的IXM解复用器，其中所述M数量个差分输入信号中的每一个包括各自的第一输入信号和各自的第二输入信号；所述1 XM解复用器包括单个第一解复用器输入端、单个第二解复用器输入端、第一数量M个第一解复用器输出端、第一数量M个第二解复用器输出端、第一数量M个第一传输门和第一数量M个第二传输门；第一传输门中的相应一个包括各自的第一输入节点和各自的第一输出节点； 各个第一传输门具有连接至所述单个第一解复用器输入端的各自的第一输入节点； 各个第一传输门具有连接至所述第一解复用器输出端中的相应一个的各自的第一输出节点；各个第一传输门具有各自的第一压控开关；各个第一压控开关具有各自的第一通路和各自的第一控制电极，其中各自的第一通路设置在各自的第一输入节点和各自的第一输出节点之间；各个第一压控开关具有位于各自的第一输入节点和各自的第一控制电极之间的各自的第一电容，以及位于各自的第一输出节点和各自的第一控制电极之间的各自的第二电容；第二传输门中的相应一个包括各自的第二输入节点和各自的第二输出节点； 各个第二传输门具有连接至所述单个第二解复用器输入端的各自的第二输入节点； 各个第二传输门具有连接至所述第二解复用器输出端中的相应一个的各自的第二输出节点；各个第二传输门具有各自的第二压控开关；各个第二压控开关具有各自的第二通路和各自的第二控制电极，其中各自的第二通路设置在各自的第二输入节点和各自的第二输出节点之间；各个第二压控开关具有位于各自的第二输入节点和各自的第二控制电极之间的各自的第三电容，以及位于各自的第二输出节点和各自的第二控制电极之间的各自的第四电容；每一对第一传输门和第二传输门具有各自的选择电路；各个选择电路配置为根据各自的选择信号控制各自的第一控制电极处的各自的第一电压，以选择性地断开或闭合各自的第一通路，并且根据各自的选择信号控制各自的第二控制电极处的各自的第二电压，以选择性地断开或闭合各自的第二通路； 第六电子电路的特征在于所述1XM解复用器具有控制装置，该控制装置配置为在各自的第一通路和各自的第二通路断开时，根据各自的第三电压控制各自的第一控制电极处的各自的第一电压和各自的第二控制电极处的各自的第二电压，所述第三电压表示所述单个第一解复用器输入端处的第四电压和所述单个第二解复用器输入端处的第五电压之间的各自差异； 所述控制装置包括 控制节点；M数量个第一电阻器和M数量个第二电阻器； 第三电阻器和第四电阻器；和具有电平转换器输入端和电平转换器输出端的电压电平转换器； 第一电阻器中的相应一个连接在各自的第一控制电极和各自的另一个节点之间； 第二电阻器中的相应一个连接在各自的第二控制电极和各自的另一个节点之间； 各自的另一个节点耦接至所述控制节点；第三电阻器和第四电阻器经由中间节点串联连接在所述单个第一解复用器输入端和所述单个第二解复用器输入端之间；电平转换器输入端耦接至所述中间节点；所述电压电平转换器配置为通过对所述中间节点处的另一电压进行电平转换而在电平转换器输出端供给控制电压；电平转换器输出端耦接至控制节点，用于供给所述控制电压； 并且各个选择电路可操作为在各自的选择信号的控制下将所述控制节点耦接至各自的另一个节点。
13. 一种第七电子电路，包括MXN多路复用器(1200)，该MXN多路复用器具有第一数量M个多路复用器输入端(1102，1104，1106)和第二数量N个多路复用器输出端(1108， 1110)并配置为多路复用M数量个单端输入信号，其中 M和N为整数； 如果M大于N:则该MXN多路复用器具有包括N个模块(1202,1204)的模块化配置；并且所述N个模块中的相应一个包括根据权利要求9的各自的第三电子电路(1600 ； 1802)，该第三电子电路包括各自的MX 1多路复用器，该MX 1多路复用器用于将M数量个单端输入信号多路复用至所述N个多路复用器输出端中的相应一个； 如果N大于M 则该MXN多路复用器具有包括M个模块的模块化配置；并且所述M个模块中的相应一个包括根据权利要求10的各自的第四电子电路，该第四电子电路包括各自的IXN解复用器，该IXN解复用器用于将所述单端输入信号中的相应一个解复用至所述N个多路复用器输出端。
14. 一种第八电子电路，包括MXN多路复用器，该MXN多路复用器具有第一数量M个多路复用器输入端和第二数量N个多路复用器输出端并配置为多路复用M数量个差分输入信号，其中M和N为整数； 如果M大于N:则该MXN多路复用器具有包括N个模块的模块化配置；并且所述N个模块中的相应一个包括根据权利要求11的各自的第五电子电路，该第五电子电路包括各自的MX 1多路复用器，该MX 1多路复用器用于将M数量个差分输入信号多路复用至所述N个多路复用器输出端中的相应一个； 如果N大于M 则该MXN多路复用器具有包括M个模块的模块化配置；并且所述M个模块中的相应一个包括根据权利要求12的各自的第六电子电路，该第六电子电路包括各自的IXN解复用器，该IXN解复用器用于将所述差分输入信号中的相应一个解复用至所述N个多路复用器输出端。
全文摘要
一种传输门，具有位于输入节点和输出节点之间的通道。该传输门在电压的控制下选择地断开或闭合输入节点处的信号的通道。该传输门包括具有栅电极和电流沟道的场效应晶体管。该电流沟道设置在输入节点和输出节点之间。栅电极接收所述电压。该传输门配置为在对于所述信号断开所述通道时使控制电极处的电压大致跟随输入节点处的所述信号。
文档编号H03K19/0185GK102571066SQ20111041127
公开日2012年7月11日 申请日期2011年12月12日 优先权日2010年12月13日
发明者赫里特威廉·登贝斯特 申请人:Nxp股份有限公司