电压跟随器放大器的制造方法
【专利摘要】本发明提供一种电压跟随器放大器。该放大器电路包括第一晶体管、第二晶体管和第三晶体管。该第一晶体管的栅极将输入信号接收至该放大器。第二晶体管的漏极端子连接于第一源极端子。第二晶体管的源极端子连接于第一供电节点。第三晶体管的栅极端子经由第一节点连接于第一晶体管的漏极端子。第三晶体管的漏极端子连接于第二供电节点。第三晶体管的源极端子通过第二节点连接于第二晶体管的栅极端子。该放大器包括连接在第二节点与第一供电节点之间的第一电流偏置。该放大器包括连接在第一节点与第二供电节点之间的第二电流偏置。
【专利说明】
电压跟随器放大器
【技术领域】
[0001]本发明涉及电压跟随器放大器。
【背景技术】
[0002]集成电路工艺的发展导致了供电电压的持续减小。减小供电电压降低了集成电路的功耗。减小的供电电压还有助于防止可能伴随栅极氧化层厚度减小而发生的氧化层击穿。在便携式/移动电子设备(如手机、智能电话、个人数字助理和个人平板电脑)中，降低的集成电路功耗尤其重要。可用于较低功率和/或较低的电源电压操作的电路可用于高性能集成电路的设计。
【发明内容】
[0003]因此，本发明的一个实施例包括一种放大器电路，包括:具有第一栅极端子、第一源极端子和第一漏极端子的第一晶体管。该第一栅极端子将输入信号接收至该放大器。该放大器包括具有第二栅极端子、第二源极端子和第二漏极端子的第二晶体管。该第二漏极端子连接于该第一源极端子。该第二源极端子连接于第一供电节点。该放大器包括具有第三栅极端子、第三源极端子和第三漏极端子的第三晶体管。该第三栅极端子通过第一节点连接于第一漏极端子。该第三漏极端子连接于第二供电节点。该第三源极端子通过第二节点连接于第二栅极端子。该放大器包括连接在该第二节点与该第一供电节点之间的第一电流偏置。该放大器包括连接在该第一节点与该第二供电节点之间的第二电流偏置。
[0004]因此，本发明的一个实施例可进一步包括一种放大器，包括:具有第一栅极端子、第一源极端子和第一漏极端子的第一 P型沟道场效应晶体管(PFET)。该第一栅极端子将输入信号接收至该放大器。该第一源极端子连接于提供该放大器输出信号的输出节点。该第一漏极端子连接于第一节点。该放大器包括具有第二栅极端子、第二源极端子和第二漏极端子的第二PFET。该第二漏极端子连接于该输出节点。该第二源极端子连接于正极供电节点。该第二栅极端子连接于第二节点。该放大器包括具有第三栅极端子、第三源极端子和第三漏极端子的第三PFET。该第三栅极端子连接于该第一节点。该第三漏极端子连接于负极供电节点。该第三源极端子连接于该第二节点。该放大器包括第一电流偏置，以将第一偏置电流从该正极供电节点传导至该第二节点。该放大器包括第二电流偏置，以将第二偏置电流从该第一节点传导至该负极供电节点。
[0005]因此，本发明的一个实施例可进一步包括一种放大器，包括:具有第一栅极端子、第一源极端子和第一漏极端子的第一 η型沟道场效应晶体管(NFET)。该第一栅极端子将输入信号接收至该放大器。该第一源极端子连接于提供该放大器的输出信号的输出节点。该第一漏极端子连接于第一节点。该放大器包括具有第二栅极端子、第二源极端子和第二漏极端子的第二NFET。该第二漏极端子连接于该输出节点。该第二源极端子连接于负极供电节点。该第二栅极端子连接于第二节点。该放大器包括具有第三栅极端子、第三源极端子和第三漏极端子的第三NFET。该第三栅极端子连接于该第一节点。该第三漏极端子连接于正极供电节点。第三源极端子连接于该第二节点。该放大器包括第一电流偏置，以将第一偏置电流从该第二节点传导至该负极供电节点。该放大器包括第二电流偏置，以将第二偏置电流从该正极供电节点传导至该第一节点。
【专利附图】
【附图说明】
[0006]图1为超源极跟随器的P型沟道FET实现的电路图。
[0007]图2为超源极跟随器的η型沟道FET实现的电路图。
[0008]图3为超源极跟随器的场效应晶体管偏置的P型沟道FET实现的电路图。
[0009]图4为超源极跟随器的场效应晶体管偏置的η型沟道FET实现的电路图。
[0010]图5为计算机系统的框图。
【具体实施方式】
[0011]图1为超源极跟随器的P型沟道FET实现的电路图。在图1中，源极跟随器100包括P型沟道场效应晶体管(PFET) 101、PFET102、PFET103、电流偏置104以及电流偏置105。电流偏置105的第一端子连接于第一节点111。电流偏置105的第二端子连接于负极供电电压Vneg。电流偏置105将偏置电流Ibnl从第一节点111传导至负极供电电压Vneg。电流偏置104的第一端子连接于正极供电电压VP()S。电流偏置104的第二端子连接于第二节点112。电流偏置104将偏置电流Ibpl从正极供电电压Vptjs传导至第二节点112。
[0012]源极跟随器100的输入位于节点Vin。Vin连接于PFET101的栅极。PFET101的漏极连接于第一节点111。PFET101的源极连接于源极跟随器100的输出节点ν_。PFET102的源极连接于正极供电电压VP()S。PFET102的漏极连接于Vwt。PFET102的栅极连接于第二节点112。PFET103的源极连接于第二节点112。PFET103的栅极连接于第一节点111。PFET103的漏极连接于负极供电电压VMg。
[0013]定性地说，当PFET101偏置于饱和时，源极跟随器100按以下方式运作:(I)Vin的电压上升使PFET101传导较少的电流；(2)这导致第一节点111的电压下降以及输出节点(Vtjut)的电压上升；(3)第一节点111的较低电压使PFET103传导较多的电流；(4)当PFET103传导较多的电流时，第二节点112的电压被减小；(5)第二节点112减小的电压使PFET102传导较多的电流；(6)经过PFET102的增加的电流加剧了输出节点Vwt的电压上升。
[0014]从图1中应当理解，PFET101的栅极连接于输入信号Vin。PFET101的源极连接于输出端子vwt。因此，PFET101和PFET102组成了超跨导环路。该超跨导环路的等价跨导等于PFET101和PFET102的跨导与电流偏置105的等价电阻的乘积。
[0015]在一个实施例中，选择PFET101和PFET102的尺寸(即宽度与长度之比)以使PFET102的跨导较高，而PFET101的跨导相对较低。以此方式，PFET101的尺寸可保持较小。PFET101的较小尺寸改进(增加)了源极跟随器100的带宽，原因在于PFET101的寄生电容相对较小。
[0016]PFET103和电流偏置104通过PFET103的栅极至源极电压来帮助下移PFET101的漏极电压。这允许使用较大的PFET102的W/L比率和较小的PFET102的栅极至源极电压，并仍保证PFET101的工作区域处于饱和。由于电流偏置105传导(接近)恒定的DC电流，并且这个电流为PFET101的漏极至源极电流，因此较低的PFET101的漏极电压有助于增加输出信号摆幅。相应地，无论负载如何变化，PFET101的跨导可设置为接近恒定值。如果源极跟随器100用于反馈回路内部，则源极跟随器100的(接近)恒定的跨导使设计稳定的反馈回路更加容易。还应当理解，在某些配置中，第一节点111可作为电路100的输出节点。
[0017]图2为超源极跟随器的η型沟道FET实现的电路图。在图2中，源极跟随器200包括η型沟道场效应晶体管(NFET) 201、NFET202、NFET203、电流偏置204以及电流偏置205。电流偏置205的第一端子连接于第一节点211。电流偏置205的第二端子连接于正极供电电压VP()S。电流偏置205将偏置电流Ibp2从正极供电电压Vptjs传导至第一节点211。电流偏置204的第一端子连接于负极供电电压Vneg。电流偏置204的第二端子连接于第二节点212。电流偏置204将偏置电流Ibnl从第二节点212传导至负极供电电压VMg。
[0018]源极跟随器200的输入位于节点Vin。Vin连接于NFET201的栅极。NFET201的漏极连接于第一节点211。NFET201的源极连接于源极跟随器200的输出节点ν_。NFET202的源极连接于负极供电电压Vneg。NFET202的漏极连接于Vwt。NFET202的栅极连接于第二节点212。NFET203的源极连接于第二节点212。NFET203的栅极连接于第一节点211。NFET203的漏极连接于正极供电电压VP()S。
[0019]定性地说，当NFET201偏置于饱和时，源极跟随器200按以下方式运作:(I)Vin的电压上升使NFET201传导较多的电流；(2)这导致第一节点211的电压下降以及输出节点(Vtjut)的电压上升；(3)第一节点211的较低电压使NFET203传导较少的电流；(4)当NFET203传导较少的电流时，第二节点212的电压被减小；(5)第二节点212减小的电压使NFET202传导较少的电流；(6)经过NFET202的减少的电流加剧了输出节点Vwt的电压上升。
[0020]从图2中应当理解，NFET201的栅极连接于输入信号Vin。NFET201的源极连接于输出端子Vwt。因此，NFET201和NFET202组成了超跨导环路。该超跨导环路的等价跨导等于NFET201和NFET202的跨导与电流偏置205的等价电阻的乘积。
[0021]在一个实施例中，选择NFET201和NFET202的尺寸(即宽度与长度之比)以使NFET202的跨导较高，而NFET201的跨导相对较低。以此方式，NFET201的尺寸可保持较小。NFET201的较小尺寸改进(增加)了源极跟随器200的带宽，原因在于NFET201的寄生电容相对较小。
[0022]NFET203和电流偏置204通过NFET203的栅极至源极电压来帮助上移NFET201的漏极电压。这允许使用较大的NFET202的W/L比率和较小的NFET202的栅极至源极电压，并仍保证NFET201的工作区域处于饱和。由于电流偏置205传导(接近)恒定的DC电流，并且这个电流为NFET201的漏极至源极电流，因此较高的NFET201的漏极电压有助于增加输出信号摆幅。相应地，无论负载如何变化，NFET201的跨导可设置为接近恒定值。如果源极跟随器200用于反馈回路内部，则源极跟随器200 (接近)恒定的跨导使设计稳定的反馈回路更加容易。还应当理解，在某些配置中，第一节点211可作为电路200的输出节点。
[0023]图3为超源极跟随器的场效应晶体管偏置的P型沟道FET实现的电路图。在图3中，源极跟随器 300 包括 PFET301、PFET302、PFET303、PFET304 以及 NFET305。NFET305 的栅极连接于偏置电压Vbnl。NFET305的漏极连接于第一节点311。NFET305的源极连接于负极供电电压VMg。Vbnl将NFET305偏置，以从第一节点311传导偏置电流Ibnl至负极供电电压VnegO可通过电流镜配置来产生偏置电压Vbnl。PFET304的栅极连接于偏置电压Vbpl。PFET304的源极连接于正极供电电压VP()S。PFET304的漏极连接于第二节点312。Vbpl将PFET304偏置，以从正极供电电压Vptjs传导偏置电流Ibpl至第二节点312。可通过电流镜配置来产生偏置电压Vbpl。
[0024]源极跟随器300的输入位于节点Vin。Vin连接于PFET301的栅极。PFET301的漏极连接于第一节点311。PFET301的源极连接于源极跟随器300的输出节点ν_。PFET302的源极连接于正极供电电压VP()S。PFET302的漏极连接于Vwt。PFET302的栅极连接于第二节点312。PFET303的源极连接于第二节点312。PFET303的栅极连接于第一节点311。PFET303的漏极连接于负极供电电压VMg。
[0025]定性地说，当PFET301偏置于饱和时，源极跟随器300按以下方式运作:(I)Vin的电压上升使PFET301传导较少的电流；(2)这导致第一节点311的电压下降以及输出节点(Vtjut)的电压上升；(3)第一节点311的较低电压使PFET303传导较多的电流；(4)当PFET303传导较多的电流时，第二节点312的电压被减小；(5)第二节点312减小的电压使PFET302传导较多的电流；(6)通过PFET302的增加的电流加剧了输出节点Vwt的电压上升。
[0026]从图3中应当理解，PFET301的栅极连接于输入信号Vin。PFET301的源极连接于输出端子Vwt。因此，PFET301和PFET302组成了超跨导环路。该超跨导环路的等价跨导等于PFET301和PFET302的跨导与NFET305的漏极至源极的电阻的乘积。
[0027]在一个实施例中，选择PFET301和PFET302的尺寸(即宽度与长度之比)以使PFET302的跨导较高，而PFET301的跨导相对较低。以此方式，PFET301的尺寸可保持较小。PFET301的较小尺寸改进(增加)了源极跟随器300的带宽，原因在于PFET301的寄生电容相对较小。
[0028]PFET303和PFET304通过PFET303的栅极至源极电压来帮助下移PFET301的漏极电压。这允许使用较大的PFET302的W/L比率和较小的PFET302的栅极至源极电压，并仍保证PFET301的工作区域处于饱和。由于NFET305传导(接近)恒定的DC电流，并且这个电流为PFET301的漏极至源极电流，因此较低的PFET301的漏极电压有助于增加输出信号摆幅。相应地，无论负载如何变化，PFET301的跨导可设置为接近恒定值。如果源极跟随器300用于反馈回路内部，则源极跟随器300 (接近)恒定的跨导使设计稳定的反馈回路更加容易。还应当理解，在某些配置中，第一节点311可作为电路300的输出节点。
[0029]图4为超源极跟随器的场效应晶体管偏置的η型沟道FET实现的电路图。在图4中，源极跟随器 400 包括 NFET401、NFET402、NFET403、NFET404 以及 PFET405。PFET405 的栅极连接于偏置电压Vbp2。PFET405的漏极连接于第一节点411。PFET405的源极连接于正极供电电压VP()S。Vbp2将PFET405偏置，以从正极供电电压Vptjs传导偏置电流Ibp2至第一节点
411。可通过电流镜配置来产生偏置电压Vbp2。NFET404的栅极连接于偏置电压Vbn2。NFET404的源极连接于负极供电电压Vneg。NFET404的漏极连接于第二节点412。Vbn2将NFET404偏置，以从第二节点412传导偏置电流Ibnl至负极供电电压Vneg。可通过电流镜配置来产生偏置电压Vbn2。
[0030]源极跟随器400的输入位于节点Vin。Vin连接于NFET401的栅极。NFET401的漏极连接于第一节点411。NFET401的源极连接于源极跟随器400的输出节点ν_。NFET402的源极连接于负极供电电压vneg。NFET402的漏极连接于Vwt。NFET402的栅极连接于第二节点
412。NFET403的源极连接于第二节点412。NFET403的栅极连接于第一节点411。NFET403的漏极连接于正极供电电压VP()S。
[0031]定性地说，当NFET401偏置于饱和时，源极跟随器400按以下方式运作:(I)Vin的电压上升使NFET401传导较多的电流；(2)这导致第一节点411的电压下降以及输出节点(Vtjut)的电压上升；(3)第一节点411的较低电压使NFET403传导较少的电流；(4)当NFET403传导较少的电流时，第二节点412的电压被减小；(5)第二节点412的减小的电压使NFET402传导较少的电流；(6)通过NFET402的减少的电流加剧了输出节点Vwt的电压上升。
[0032]从图4中应当理解，NFET401的栅极连接于输入信号Vin。NFET401的源极连接于输出端子Vwt。因此，NFET401和NFET402组成了超跨导环路。该超跨导环路的等价跨导等于NFET401和NFET402的跨导与电流偏置405的等价电阻的乘积。
[0033]在一个实施例中，选择NFET401和NFET402的尺寸(即宽度与长度之比)以使NFET402的跨导较高，而NFET401的跨导相对较低。以此方式，NFET401的尺寸可保持较小。NFET401的较小尺寸改进(增加)了源极跟随器400的带宽，原因在于NFET401的寄生电容相对较小。
[0034]NFET403和NFET404通过NFET403的栅极至源极电压来帮助上移NFET401的漏极电压。这允许使用较大的NFET402的W/L比率和较小的NFET402的栅极至源极电压，并仍保证NFET401的工作区域处于饱和。由于PFET405传导(接近)恒定的DC电流，并且这个电流为NFET401的漏极至源极电流，因此较高的NFET401的漏极电压有助于增加输出信号摆幅。相应地，无论负载如何变化，NFET401的跨导可设置为接近恒定值。如果源极跟随器400用于反馈回路内部，则源极跟随器400 (接近)恒定的跨导使设计稳定的反馈回路更加容易。还应当理解，在某些配置中，第一节点411可作为电路400的输出节点。
[0035]应当理解，源极跟随器100、200、300和400可被设计以同时实现高跨导、低输出阻抗(例如小于I欧姆)、高带宽和大的输出信号摆幅。这可与实现20至200欧姆范围的输出阻抗并具有被限制于较小电压范围内的输出信号摆幅的“翻转电压跟随器”形成对照。
[0036]上述电路、系统和设备可在计算机系统中实现，或由计算机系统存储。上述电路的描述还可存储于计算机可读介质中。本文描述的设备、电路和系统可以利用本领域可用的计算机辅助设计工具来实现，并通过包含该电路软件描述的计算机可读文件来体现。这包括但不限于源极跟随器100、源极跟随器200、源极跟随器300和源极跟随器400中的一个或多个元件及其组件。这些软件描述可以是:行为、寄存器传送、逻辑组件、晶体管和布局几何级描述。此外，该软件描述可存储于存储媒体或通过载波来传递。
[0037]可实现该描述的数据格式包括但不限于:支持诸如C的行为语言的格式、支持诸如Verilog和VHDL的寄存器传送级(RTL)语言的格式、支持几何描述语言(诸如⑶SI1、⑶SII1、⑶SIV、CIF和MEBES)的格式、以及其他合适的格式和语言。此外，可电子化完成这些机器可读媒体上的文件在互联网中通过各种媒介的数据传送，例如通过电子邮件。注意，物理文件可被实现于机器可读媒体上，如4mm磁带、8mm磁带、3-1/2英寸软盘媒体、⑶、DVD
坐寸ο
[0038]图5说明了计算机系统的框图。计算机系统500包括通信接口 520、处理系统530、存储系统540以及用户接口 560。处理系统530可操作地耦合于存储系统540。存储系统540存储软件550和数据570。存储系统540可包括源极跟随器100、源极跟随器200、源极跟随器300和/或源极跟随器400中的一个或多个。处理系统530可操作地耦合于通信接口 520和用户接口 560。计算机系统500可包括编程的通用计算机。计算机系统500可包括微处理器。计算机系统500可包括可编程或专用电路。计算机系统500可分布于共同包含元件520-570的多个设备、处理器、存储器和/或接口中。
[0039]通信接口 520可包括网络接口、调制解调器、端口、总线、链路、收发器或其他通信设备。通信接口 520可分布于多个通信设备。处理系统530可包括微处理器、微控制器、逻辑电路或其他处理设备。处理系统530可分布于多个处理设备。用户接口 560可包括键盘、鼠标、语音识别接口、麦克风和扬声器、图形显示器、触摸屏或其他类型的用户接口设备。用户接口 560可分布于多个接口设备。存储系统540可包括磁盘、磁带、集成电路、RAM、ROM、EEPR0M、闪速存储器、网络存储器、服务器或其他存储器功能。存储系统540可包括计算机可读介质。存储系统540可分布于多个存储设备。
[0040]处理系统530检索并执行来自存储系统540的软件550。处理系统可检索和存储数据570。处理系统还可经由通信接口 520检索和存储数据。处理系统550可建立或修改软件550或数据570以获得有形的结果。处理系统可控制通信接口 520或用户接口 560以获得有形的结果。处理系统可经由通信接口 520检索和执行远程存储的软件。
[0041]软件550和远程存储的软件可包括操作系统、实用工具、驱动、网络软件以及其他典型地由计算机系统执行的软件。软件550可包括应用程序、小应用程序、固件、或其他形式的典型地由计算机系统执行的机器可读的处理指令。当由处理系统530执行时，软件550或远程存储的软件可指示计算机系统500依本文的描述来操作。
[0042]本发明的在前描述已经出于说明和描述的目的而被展示。其并非意在穷举或将本发明限制于所公开的确切形式，根据以上教导，也可存在其他修改和变型。该实施例被选择和描述，是为了以最佳方式解释本发明的原理及其实际应用，进而使本领域技术其他人员能够以适用于所考虑的特定用途的多种实施例和多种修改来最佳地利用本发明。期望的是，所附权利要求被解释为包括除现有技术所限制的范围之外的本发明的其他可选实施例。
【权利要求】
1.一种放大器电路，包括: 具有第一栅极端子、第一源极端子和第一漏极端子的第一晶体管，所述第一栅极端子将输入信号接收至所述放大器； 具有第二栅极端子、第二源极端子和第二漏极端子的第二晶体管，所述第二漏极端子连接于所述第一源极端子，所述第二源极端子连接于第一供电节点；以及 具有第三栅极端子、第三源极端子和第三漏极端子的第三晶体管，所述第三栅极端子经由第一节点连接于所述第一漏极端子，所述第三漏极端子连接于第二供电节点，所述第三源极端子经由第二节点连接于所述第二栅极端子，第一电流偏置连接在所述第二节点与所述第一供电节点之间，第二电流偏置连接在所述第一节点与所述第二供电节点之间。
2.根据权利要求1的放大器，其中所述第一源极端子提供所述放大器的输出信号。
3.根据权利要求1的放大器，其中所述第一晶体管、所述第二晶体管以及所述第三晶体管为η型沟道场效应晶体管。
4.根据权利要求1的放大器，其中所述第一晶体管、所述第二晶体管以及所述第三晶体管为P型沟道场效应晶体管。
5.根据权利要求1的放大器，其中所述第一电流偏置包括第一恒流源元件。
6.根据权利要求5的放大器，其中所述第一恒流源元件包括具有第四栅极端子、第四源极端子和第四漏极端子的第四晶体管，所述第四栅极端子接收第一偏置电压，所述第四源极端子连接于所述第一供电节点，以及所述第四漏极端子连接于所述第二节点。
7.根据权利要求6的放大器，其中所述第二电流偏置包括第二恒流源元件。
8.根据权利要求7的放大器，其中所述第二恒流源元件包括具有第五栅极端子、第五源极端子和第五漏极端子的第五晶体管，所述第五栅极端子接收第二偏置电压，所述第五源极端子连接于所述第二供电节点，以及所述第五漏极端子连接于所述第一节点。
9.一种放大器，包括: 具有第一栅极端子、第一源极端子和第一漏极端子的第一 P型沟道场效应晶体管PFET，所述第一栅极端子将输入信号接收至所述放大器，所述第一源极端子连接于提供所述放大器的输出信号的输出节点，所述第一漏极端子连接于第一节点； 具有第二栅极端子、第二源极端子和第二漏极端子的第二 PFET，所述第二漏极端子连接于所述输出节点，所述第二源极端子连接于正极供电节点，所述第二栅极端子连接于第二节点； 具有第三栅极端子、第三源极端子和第三漏极端子的第三PFET，所述第三栅极端子连接于所述第一节点，所述第三漏极端子连接于负极供电节点，所述第三源极端子连接于所述第二节点； 第一电流偏置，其将第一偏置电流从所述正极供电节点传导至所述第二节点；以及 第二电流偏置，其将第二偏置电流从所述第一节点传导至所述负极供电节点。
10.根据权利要求9的放大器，其中所述第一电流偏置包括第一恒流源元件，且所述第二电流偏置包括第二恒流源元件。
11.根据权利要求5的放大器，其中所述第一恒流源元件包括具有第四栅极端子、第四源极端子和第四漏极端子的第四PFET，所述第四栅极端子接收第一偏置电压，所述第四源极端子连接于所述正极供电节点，以及所述第四漏极端子连接于所述第二节点。
12.根据权利要求5的放大器，其中所述第二恒流源元件包括具有第四栅极端子、第四源极端子和第四漏极端子的η型沟道场效应晶体管NFET，所述第四栅极端子接收第一偏置电压，所述第四源极端子连接于所述负极供电节点，而所述第四漏极端子连接于所述第一节点。
13.根据权利要求5的放大器，其中所述第一恒流源元件包括具有第四栅极端子、第四源极端子和第四漏极端子的第四PFET，所述第四栅极端子接收第一偏置电压，所述第四源极端子连接于所述正极供电节点，以及所述第四漏极端子连接于所述第二节点，所述第二恒流源元件包括具有第五栅极端子、第五源极端子和第五漏极端子的η型沟道场效应晶体管NFET，所述第五栅极端子接收第二偏置电压，所述第五源极端子连接于所述负极供电节点，以及所述第五漏极端子连接于所述第一节点。
14.一种放大器,包括: 具有第一栅极端子、第一源极端子和第一漏极端子的第一 η型沟道场效应晶体管NFET,所述第一栅极端子将输入信号接收至所述放大器，所述第一源极端子连接于提供所述放大器的输出信号的输出节点，所述第一漏极端子连接于第一节点； 具有第二栅极端子、第二源极端子和第二漏极端子的第二 NFET，所述第二漏极端子连接于所述输出节点，所述第二源极端子连接于负极供电节点，所述第二栅极端子连接于第二节点； 具有第三栅极端子、第三源极端子和第三漏极端子的第三NFET，所述第三栅极端子连接于所述第一节点，所述第三漏极端子连接于正极供电节点，所述第三源极端子连接于所述第二节点； 第一电流偏置，其将第一偏置电流从所述第二节点传导至所述负极供电节点； 第二电流偏置，其将第二偏置电流从所述正极供电节点传导至所述第一节点。
15.根据权利要求14的放大器，其中所述第一电流偏置包括第一恒流源元件，且所述第二电流偏置包括第二恒流源元件。
16.根据权利要求15的放大器，其中所述第一恒流源元件包括具有第四栅极端子、第四源极端子和第四漏极端子的第四NFET，所述第四栅极端子接收第一偏置电压，所述第四源极端子连接于所述负极供电节点，以及所述第四漏极端子连接于所述第二节点。
17.根据权利要求15的放大器，其中所述第二恒流源元件包括具有第四栅极端子、第四源极端子和第四漏极端子的P型沟道场效应晶体管PFET，所述第四栅极端子接收第一偏置电压，所述第四源极端子连接于所述正极供电节点，以及所述第四漏极端子连接于所述第一节点。
18.根据权利要求15的放大器，其中所述第一恒流源元件包括具有第四栅极端子、第四源极端子和第四漏极端子的第四PFET，所述第四栅极端子接收第一偏置电压，所述第四源极端子连接于所述负极供电节点，以及所述第四漏极端子连接于所述第二节点，所述第二恒流源元件包括具有第五栅极端子、第五源极端子和第五漏极端子的η型沟道场效应晶体管NFET，所述第五栅极端子接收第二偏置电压，所述第五源极端子连接于所述正极供电节点，以及所述第五漏极端子连接于所述第一节点。
【文档编号】H03F3/16GK104518740SQ201310615556
【公开日】2015年4月15日 申请日期:2013年9月29日 优先权日:2013年9月29日
【发明者】詹三一 申请人:Lsi公司