专利名称：变容器电路以及电压控制振荡的制作方法
技术领域：
本发明的实施例涉及集成电路装置(“1C”)。更具体地说，本发明的实施例涉及用于IC的变容器电路以及电压控制振荡。
背景技术：
可编程逻辑装置(“PLD”)是众所周知的集成电路类型，所述集成电路可经编程以进行指定的逻辑功能。PLD的一种类型为现场可编程门阵列(“FPGA”)，其通常包含可编程重复单元阵列。这些可编程重复单元可包含，例如输入/输出块(“I0B”)、可配置逻辑块(“CLB”)、专用随机存取存储块(“BRAM”)、倍增器、数字信号处理块(“DSP”)、处理器、时钟管理器、延迟锁定环路(“DLL”)以及等等。如本文所使用，“包含”以及“包含着”意指包含但不加限制。每个可编程重复单元通常包含可编程互连和可编程逻辑两者。所述可编程互连通常包含大量由可编程互连点(“PIP”)互相连接的不同长度的互连线。所述可编程逻辑使用可包含例如函数发生器、寄存器、算术逻辑等的可编程元件实施用户设计的逻辑。通常，通过将配置数据流加载到定义可编程元件的配置方式的内部配置存储单元，对所述可编程互连与可编程逻辑进行编程。所述配置数据可由外部装置从存储器(例如，从外部PR0M)中读取或写入FPGA中。然后，各单独存储单元的总体状态确定FPGA的功倉泛。PLD的另一类型为复杂可编程逻辑装置，也称CPLD。CPLD包含由互连开关矩阵连接在一起并连接到输入/输出(“I/O”)资源的两个或两个以上“功能块(functionblock)”。CPLD的每个功能块包含类似于可编程逻辑阵列(“PLA”)与可编程阵列逻辑(“PAL”)装置所用的两层与/或(AND/OR)结构。在CPLD中，配置数据通常以芯片上的方式存储在非易失性存储器中。在一些CPLD中，配置数据以芯片上的方式存储在非易失性存储器中，然后作为初始配置(编程)序列的一部分下载到易失性存储器上。对于所有这些可编程逻辑装置(“PLD”)，装置的功能性因出于此目的而提供给所述装置的数据位来控制。所述数据位可存储在易失性存储器(例如，静态存储单元，如在FPGA与一些CPLD中)、非易失性存储器(例如，快闪存储器，如在一些CPLD中)、或任何其他类型的存储单元中。通过应用以可编程的方式互连所述装置上的多种元件的处理层，如金属层，对其他PLD进行编程。这些PLD被称为掩模可编程装置。PLD还可用其他方式进行实施，例如使用熔丝或反熔丝技术。术语“PLD”与“可编程逻辑装置”包含但不限于这些示例性装置，并且涵盖仅部分可编程的装置。例如，PLD的一种类型包含经硬编码的晶体管逻辑与以可编程的方式互连所述经硬编码的晶体管逻辑的可编程交换网络的组合。电压控制振荡器(“VC0”)为许多高性能模拟电路及系统中的构建块。例如，VCO用于频率合成器、时钟乘法单元(“CMU”)、时钟和数据恢复(“⑶R”)电路，及锁相环路(“PLL”)，以及其他电路。已使用CMOS来实施VC0。对于模拟装置与RF装置利用高容量CMOS制造的好处会很有利。例如，如果VCO的此类整合是完整的，即完全在单芯片中(例如，如在SOC实施方案中)形成VC0，那么将很有利。针对VCO的一些设计考虑有调谐范围与抖动性能。在PLD中，这些设计考虑可更为严格，原因是单个PLD可用以支持时钟频率性能参数不同且抖动性能参数严格的多个协议与应用程序。因而，提供高增益变容器电路将是合乎需要并有利的，所述高增益变容器电路电路能够在相对较大调谐范围中符合严格的抖动性能参数，以提供适用于单个PLD支持多个协议与应用程序的应用的VCO。VCO “槽路”电路是众所周知的用于产生振荡的电路。VCO电路，如同槽路电路，被称为LC VC0，其中L与C分别指示电感器与电容器。LC VCO中槽路电容“C ”是固定电容与可调电容的组合。常规地，所述可调电容包含变容器。然而，常规变容器的电容范围相对受限。此外，众所周知，CMOS过程可能随时变动，且由此电容-电压(“C-V”)曲线可能移位。迄今为止，此类过程移位可减小变容器电容的可用范围。因而，提供针对宽电容范围可编程的变容器电路将既有利又合乎需要。而且，增强变容器的C-V曲线增益以超过装置固有的C-V曲线特性将是有利且合乎需要的。如果此类变容器电路可经调节以抵消过程变化，那么将额外地有利且合乎需要。
发明内容
一个或一个以上实施例大体上涉及变容器电路以及用于IC的电压控制振荡的方法。一个实施例大体上涉及变容器电路。在此类实施例中，所述变容器电路可包含第一变容器、第二变容器、第三变容器，和第四变容器。第一变容器的第一源极-漏极节点和第二变容器的第二源极-漏极节点可耦接到第一输入节点。第一变容器的第一栅极节点可耦接到第一输出节点。第二变容器的第二栅极节点可耦接到第二输出节点。第三变容器的第三栅极节点和第四变容器的第四栅极节点可耦接到第二输入节点。第三变容器的第三源极-漏极节点可耦接到第一输出节点。第四变容器的第四源极-漏极节点可耦接到第二输出节点。在此实施例中，第一变容器、第二变容器、第三变容器以及第四变容器可为积累模式的MOS电容器。在此实施例中，第一输入节点和第二输入节点可分别用于接收第一控制电压与第二控制电压以用作差分输入，且第一输出节点与第二输出节点可分别用于提供第一输出电压与第二输出电压。在此实施例中，第一输出电压与第二输出电压可为正弦电压，且第一控制电压与第二控制电压可为DC电压,且第一输出电压与第二输出电压相对于彼此可至少相差约180度。积累模式的MOS电容器均可具有彼此连接的n型源极区域与n型漏极区域以用于分别提供第一源极-漏极节点、第二源极-漏极节点、第三源极-漏极节点以及第四源极-漏极节点。在此实施例中，第一变容器、第二变容器、第三变容器以及第四变容器中的每一者的n型源极区域与n型漏极区域可在n型阱中，所述n型阱为所述第一变容器、所述第二变容器、所述第三变容器以及所述第四变容器中的每一者提供主体区域。在此实施例中，变容器电路可另外包括耦接到第一栅极节点、第二栅极节点、第三源极-漏极节点以及第四源极-漏极节点的电阻电桥，且所述电阻电桥可包含至少一个共模电压节点，并且可耦接电容器以用于DC去耦，所述DC去耦是指在所述至少一个共模电压节点处的共模电压与分别在所述第一输出节点与所述第二输出节点处的第一正弦电压和第二正弦电压的DC去耦。在此实施例中，所述电阻电桥可包含在第一栅极节点与第三源极-漏极节点之间彼此耦接的第一电阻器与第二电阻器；在第二栅极节点与第四源极-漏极节点之间彼此耦接的第三电阻器与第四电阻器；所述第一电阻器、所述第二电阻器、所述第三电阻器以及所述第四电阻器在共模电压节点彼此连接，以将共模电压与第一栅极节点、第二栅极节点、第三源极-漏极节点和第四源极-漏极节点中的每一者耦接；且所述电容器可包含在第一输出节点与第一栅极节点之间耦接的第一电容器；在第二输出节点与第二栅极节点之间耦接的第二电容器；在第一输出节点与第三源极-漏极节点之间耦接的第三电容器；以及在第二输出节点与第四源极-漏极节点之间耦接的第四电容器。在此实施例中，所述电阻电桥可包含第一电阻器与第二电阻器，所述电阻器在所述至少一个共模电压节点的第一共模电压节点处在第一栅极节点与第二栅极节点之间彼此连接；第三电阻器与第四电阻器，所述电阻器在所述至少一个共模电压节点的第二共模电压节点处在第三源极-漏极节点与第四源极-漏极节点之间彼此连接；并且所述第一电阻器与所述第二电阻器经由连接到所述第一共模电压节点与所述第二共模电压节点的控制电路而耦接到所述第三电阻器与所述第四电阻器。所述控制电路可具有在电源电压与接地之间耦接的可调节的电阻分压器。所述控制电路可另外具有切换电路，用于选择性地进行以下操作将分压器的第一分压器节点的第一分解电压耦接到第一共模电压节点；将所述分压器的第二分压器节点的第二电压耦接到第二共模电压节点；以及将所述分压器的第一分压器节点的第一分解电压耦接到所述第二共模电压节点；以及将所述分压器的第二分压器节点的第二电压耦接到所述第一共模电压节点。所述电容器可包含在第一输出节点与第一栅极节点之间耦接的第一电容器；在第二输出节点与第二栅极节点之间耦接的第二电容器；在第一输出节点与第三源极-漏极节点之间耦接的第三电容器；以及在第二输出节点与第四源极-漏极节点之间耦接的第四电容器。另一实施例大体上涉及电压控制振荡器。在此类实施例中，电压控制振荡器可包含变容器电路，所述电路与电感器电路在第一输出节点与第二输出节点处并联耦合。第一对交叉耦合晶体管可在所述第一输出节点与所述第二输出节点处耦接到所述变容器电路与所述电感器电路。偏压晶体管可耦接在所述第一对交叉耦合晶体管与接地之间。所述偏压晶体管的栅极可经耦接用于接收偏置电压。所述变容器电路可包含第一变容器、第二变容器、第三变容器以及第四变容器。第一变容器的第一源极-漏极节点与第二变容器的第二源极-漏极节点耦接到第一输入节点。第一变容器的第一栅极节点耦接到第一输出节点。第二变容器的第二栅极节点耦接到第二输出节点。第三变容器的第三栅极节点与第四变容器的第四栅极节点耦接到第二输入节点。第三变容器的第三源极-漏极节点耦接到第一输出节点。第四变容器的第四源极-漏极节点耦接到第二输出节点。在此实施例中，第一变容器、第二变容器、第三变容器以及第四变容器可为积累模式的MOS电容器。在此实施例中，第一输入节点与第二输入节点可分别用于接收第一控制电压与第二控制电压以用作差分输入；且第一输出节点与第二输出节点可分别用于提供第一输出电压与第二输出电压。在此实施例中，电阻电桥可耦接到第一栅极节点、第二栅极节点、第三源极-漏极节点以及第四源极-漏极节点；所述电阻电桥可包含至少一个共模电压节点；且可耦接电容器以用于阻断在共模电压节点处的DC共模电压，达成分别在第一输出节点与第二输出节点处的第一正弦电压与第二正弦电压的AC耦合。在此实施例中，所述电压控制振荡器可另外包括第二对交叉耦合晶体管，所述第二对交叉耦合晶体管在第一输出节点与第二输出节点处耦接到变容器电路与电感器电路；以及第二对交叉耦合晶体管，所述第二对交叉耦合晶体管耦接到电源电压节点。在此实施例中，第一对交叉耦合晶体管可为nMOS晶体管；第二对交叉稱合晶体管可为pMOS晶体管；所述nMOS晶体管的第一 nMOS晶体管的栅极与所述nMOS晶体管的第二 nMOS晶体管的漏极可连接到第一输出节点；所述第二 nMOS晶体管的栅极与所述第一 nMOS晶体管的漏极可连接到第二输出节点；所述pMOS晶体管的第一 PMOS晶体管的栅极与所述pMOS晶体管的第二 pMOS晶体管的漏极可连接到第一输出节点；所述第二 PMOS晶体管的栅极与所述第一 pMOS晶体管的漏极可连接到第二输出节点；所述第一 nMOS晶体管与所述第二 nMOS晶体管中的每一者的源极可连接到偏压晶体管的漏极；且所述第一 PMOS晶体管与所述第二 pMOS晶体管中的每一者的源极可连接到经耦接以接收电源电压的电源电压节点。在此实施例中，所述电阻电桥可包含第一电阻器与第二电阻器，所述第一电阻器与第二电阻器在所述至少一个共模电压节点的第一共模电压节点处在第一栅极节点与第二栅极节点之间彼此连接；第三电阻器与第四电阻器，所述第三电阻器与第四电阻器在所述至少一个共模电压节点的第二共模电压节点处在第三源极-漏极节点与第四源极-漏极节点之间彼此连接；所述第一电阻器与所述第二电阻器经由连接到所述第一共模电压节点与所述第二共模电压节点的控制电路，耦接到所述第三电阻器与所述第四电阻器；且所述控制电路具有在电源电压节点与接地之间耦接的可调节电阻的分压器。所述控制电路可另外具有切换电路，用于选择性地进行以下操作将分压器的第一分压器节点的第一分解电压耦接到第一共模电压节点，且将所述分压器的第二分压器节点的第二电压耦接到第二共模电压节点；以及将所述分压器的所述第一分压器节点的所述第一分解电压耦接到所述第二共模电压节点，且将所述分压器的所述第二分压器节点的所述第二电压耦接到所述第一共模电压节点。可经由内部形成有变容器电路的集成电路管芯的PLL电压触点提供所述电源电压。用于提供可编程电压控制振荡的方法的实施例可包含向第一对变容器提供第一控制电压，以及向第二对变容器提供第二控制电压。所述第一控制电压可具有第一电压范围，所述第二控制电压可具有第二电压范围，且所述第一电压范围与所述第二电压范围可与高电容增益范围的栅极到源极电压范围相关。经组合的所述第一控制电压与所述第二控制电压可提供差分输入。所述第一对变容器可在第一模式中操作，且所述第二对变容器可在第二模式中操作。所述第一模式与所述第二模式可为互补的模式。与所述互补模式组合的所述差分输入可提供所述高电容增益范围，所述高电容增益范围与经组合的第一对变容器与第二对变容器的操作相关。第一正弦输出电压与第二正弦输出电压可为具有响应于差分输入来编程的频率以及具有可响应于所述高电容增益范围来编程的频率范围的输出。在此实施例中，所述方法可包括向耦接到第一对变容器与第二对变容器的电阻电桥提供共模电压；设置所述共模电压的电压，以响应于半导体过程变化将所述高电容增益范围移入到栅极到源极电压范围内；并且，DC电压隔离所述共模电压来达成第一正弦输出电压与第二正弦输出电压的AC耦合以用于输出。在此实施例中，向所述电阻电桥提供所述共模电压可包含分配电源电压以提供第一共模电压部分与第二共模电压部分；以及选择性地向电阻电桥的对应共模电压节点提供作为共模电压的所述第一共模电压部分与所述第二共模电压部分以用于重新集中与共模电压相关的共模电平，所述电阻电桥分别耦接到第一对变容器与第二对变容器。
附图所示为示范性实施例；然而不应将所述附图看做将本发明限制为所示的实施例，而是仅用于解释与理解。图1为描绘柱状的现场可编程门阵列(“FPGA”)架构的示范性实施例的简化方框图。图2为描绘变容器电路的示范性实施例的电路图。图3为描绘积累模式MOS电容器，即A-MOS变容器的示范性实施例的截面透视图。图4A为描绘经AC耦合的差分变容器电路的示范性实施例的电路图。图4B为描绘经AC耦合的差分变容器电路的另一示范性实施例的电路图。图5为描绘针对不同过程偏移的多种C-V曲线的示范性实施例的栅极到源极电压对电容的曲线图。图6为描绘对例如图4A和图4B的对应变容器电路的变容器电路进行仿真的示范性实施例的栅极到源极电压对电容的曲线图。图7为描绘可编程的电压控制振荡流程的示范性实施例的流程图。图8为描绘电压控制振荡器的示范性实施例的电路图。图9为描绘图4B的AC耦合差分变容器电路的控制电路的示范性实施例的电路图。
具体实施例方式在以下描述中，列举许多具体细节以提供特定实施例更为充分的描述。然而，所属领域的技术人员应清楚，可在下文未给定所有具体细节的情况下实践本发明。在其他例子中，未详细描述众所周知的特征，以免使本发明难以理解。为便于说明，在不同的图中使用相同的编号标签以便于参考相同的项目；然而，所述项目在替代实施例中可能不同。如上文所指明，高级的FPGA可在阵列中包含若干不同类型的可编程逻辑块。例如，图1说明包含大量不同的可编程重复单元的FPGA架构100，所述重复单元包含多吉比特收发器(16!'”)101、可配置逻辑块(“0^”)102、随机存取存储块(“8狀11”)103、输入/输出块(“I0B”)104、配置与时钟控制逻辑(“CONFIG/CLOCKS”)105、数字信号处理块(“DSP”)106、专门的输入/输出块(“I/O”)107 (例如，配置端口与时钟端口)、以及例如数字时钟管理器、模拟/数字转换器、系统监控逻辑等等的其他可编程逻辑108。一些FPGA也包含专用处理器块(“PR0C”) 110。在一些FPGA中，每个可编程重复单元包含标准化连接到并连接自每个相邻重复单元中的对应互连元件的可编程互连元件(“ INT ”)111。因此，所述可编程互连元件一起实施了针对所说明的FPGA的可编程互连结构。由包含在图1顶部的实例所示，可编程互连元件111也包含连接到与连接自相同重复单元内的所述可编程逻辑元件的连接。
例如，CLB 102可包含可经编程以实施用户逻辑的可配置逻辑元件(“CLE”)112，外加单个的可编程互连元件(“INT”)111。除一个或一个以上可编程互连元件之外，BRAM103可还包含BRAM逻辑元件(“BRL”)113。通常，包含在重复单元中的互连元件的数目取决于所述重复单元的高度。在描画的实施例中，BRAM重复单元与五个CLB的高度相同，但也可使用其他数目(例如，四个)。除适当数目的可编程互连元件之外，DSP重复单元106可还包含DSP逻辑元件(“DSPL”)114。除可编程互连元件111的一个例子之外，IOB 104可还包含，例如，输入/输出逻辑元件(“I0L”)115的两个例子。如所属领域的技术人员将清楚的，连接到例如I/O逻辑元件115的实际I/O垫通常不受限于输入/输出逻辑元件115的面积。在所描画的实施例中，(图1中所示的)管芯的中心附近的水平区域用于配置、时钟以及其他控制逻辑。由此柱延伸的垂直柱109用以在FPGA的整个宽度上来分配时钟与配
置信号。一些利用图1中所说明的架构的FPGA包含额外逻辑块，所述额外逻辑块将构成FPGA的较大部分的规则柱状结构分割。所述额外的逻辑块可为可编程块和/或专用逻辑。例如，处理器块110涵盖了 CLB与BRAM的若干柱。应注意，图1意图仅仅说明示范性FPGA架构。例如，水平柱中逻辑块的数目、所述柱的相对宽度、柱的数目与次序、包含在所述柱中的逻辑块的类型、所述逻辑块的相对大小，以及包含在图1顶部的互连/逻辑实施方案纯粹为示范性的。例如，在实际的FPGA中，一个以上的相邻CLB柱通常包含在CLB出现处，以有助于用户逻辑的有效实施，但相邻CLB柱的数目随FPGA总大小的变化而变化。图2为描绘变容器电路200的示范性实施例的电路图。变容器电路200包含第一变容器201、第二变容器202、第三变容器203，以及第四变容器204。变容器201到204是具有彼此连接的漏极区域与源极区域的MOS晶体管类装置。应理解，变容器201到204可实施在任何CMOS过程中。此外，可在将实施电容值的情况下使用变容器201到204，所述电容值为可调的或可另外由至少一个电压调节。更具体地说，变容器201到204为积累模式的MOS可变电容器。图3为描绘积累模式的MOS电容器，即A-MOS变容器300的示范性实施例的截面透视图。A-MOS变容器300为可由变容器201到204使用的配置。在此示范性实施例中，P型基底301中形成有n-阱302。在n-阱302中形成有源极/漏极区域303与304，在此示范性实施例中所述区域两者均为n+区域。阱302的区域中，基底301的上表面上的间隔开的源极/漏极区域303与304之间有栅极电介质305，且栅极介电质305上形成有导电栅极306。由于已知道A-MOS变容器300，因此出于明确性的目的，已经省略了关于相同变容器的已知细节。然而，应理解，尽管图3说明性地描绘了 n型A-MOS变容器300，但是在另一实施例中，可以，例如针对变容器201到204实施反极性变容器，即p型A-MOS变容器。此外，尽管已指示了 一些示范性的掺杂浓度，但是应理解，可使用这些或其他掺杂浓度。回到图2，电压控制输入节点211经耦接以接收控制电压212。此外，电压控制输入节点213经耦接以接收控制电压214。控制电压212与控制电压214可为相同的电压。然而，通过具有两个独立的输入控制电压，在相比单一控制电压输入实施例可获得更宽的电容范围的情况下提供差分控制电压输入。因而，以下描述为如经由控制电压212与214提供的差分控制电压输入方面的。在图2中，控制电压212命名为“P”，以指示其针对一个控制电压范围，而在图2中控制电压214命名为“M”，以指示其具有可与控制电压212的控制电压范围互补的独立控制电压范围。例如，对于约1. 2伏特的电源电压，控制电压212的控制电压范围可从大约0. 3伏特到大约0. 9伏特，且控制电压214的控制电压范围可从大约0. 9伏特到大约0. 3伏特。由此，例如，如果控制电压212设置为0. 3伏特，那么控制电压214可设置为0. 9伏特。因为控制电压212与214的范围相同，所以虽然相对于彼此互补，但是名称“P”与“M”大体上分别指代正和负。控制电压212与214为DC电压。在变容器的实施方案，例如VCO或其他电压控制反馈系统中，此类控制电压中的一者或多者中可能存在一些耦合自电源噪声的电压噪声或波动。然而，可通过具有差分电压控制，例如由差分输入控制电压212与214改善电源电压清理。换句话说，因为控制电压212与214更可能一起移动，即两者同时正向或负向移动，所以，如果这些控制电压偏离其设置电压电平(例如由于所耦合的电源噪声)，那么此类控制电压之间的差值可能移动极少(如果并非一点也不移动的话)，这是由于这两个控制电压的移位对于这两者而言方向相同。由此，例如，如果控制电压212与214受到噪声注入或耦合，那么此类控制电压之间的差值可与此类干扰之前的相同。通过使所述差值虽响应于差分控制输入电压但稳定，至少实质上减少了由于控制电压输入中的扰动、热变化、电浮动或其他形式的噪声耦合而产生相位噪声的可能性。此外，如果出现相位噪声，那么此类相位噪声实质上受到限制。同时参考图2与图3，如虚线盒215大体上所指示，变容器201到204可形成于相同的阱中，例如n-阱302。在另一实施例中，如分别针对一对变容器201和202以及一对变容器203和204的虚线盒216与217大体上所指示，例如分离阱302的分离阱可用于变容器对。在又一实施例中，可使用针对如虚线盒221到224大体上所指示的变容器201到204中每一者的独立阱，例如单独阱302。然而，应理解，由于扩散或掺杂或其组合的差异，MOS装置操作中可能出现变化。由此，对于约35纳米(“nm”)或更小的CMOS过程，减小装置中此类变化的可能性的配置可能有利。在所描绘的示范性实施例中，A-MOS变容器201到204可经配置以大体上具有相同的操作参数。因而，例如虚线盒215大体上所指示的，在同一阱302中形成所有此类变容器201到204可有助于变容器201到204的形成至少实质上在操作方面是相同的。通过具有至少性能特征实质上等效的变容器201到204，可实施针对变容器电路200的平衡电路。变容器201与202经配置与变容器203与204相反。换句话说，变容器对201与202在第一模式中操作，且变容器对203与204在第二模式中操作，其中所述第二模式与所述第一模式相对于彼此为互补模式。由此，变容器电路200可被视为互补模式,其中差分输入变容器经配置在积累模式中操作。同时参考图2与图3，变容器201的源极/漏极区域303与304连接到源极/漏极节点231，且源极/漏极节点231耦接到控制电压输入节点211。同样，变容器202的源极/漏极区域303与304连接到源极/漏极节点232，所述节点耦接到控制电压输入节点211。变容器201的栅极306连接到栅极节点241，且变容器202的栅极306连接到栅极节点 242。
变容器203的栅极306连接到栅极节点243，所述节点耦接到控制电压输入节点213。同样，变容器204的栅极306连接到栅极节点244，所述节点耦接到控制电压输入节点213。变容器203的源极/漏极区域303与304连接到源极/漏极节点233，且变容器204的源极/漏极区域303与304连接到源极/漏极节点234。节点233与241耦接到输出电压节点250，且节点234与242耦接到输出电压节点251。应理解，在变容器电路200为槽路电路的一部分(例如针对VC0)的实施方案中，来源于节点250与251的输出电压为正弦电压。电压输出节点250与251处的电压可被维持为彼此相差至少约180度。因而，名称“P”用于来自节点250的电压输出，即正侧输出电压(“VoutP”)260，且名称“M”用于输出电压节点251处的输出电压，即负侧输出电压(“ VoutM ”)261。大体上，分别在节点250与251处的输出电压260与261为相同的正弦电压，仅仅维持为彼此相差180度。然而，由于相位噪声，这180度的相位关系可能存在一些变化。在以下描述中，假定实施针对变容器电路200的平衡电路实施方案。然而，可能存在其中实施非平衡电路以便具有与本文所述的分别位于节点250与251的输出电压260与261之间关系不同的关系的应用。由此应理解，可有意地使变容器201到204彼此不同。然而，出于明确性的目的，借助于实例而非限制，将假定使用平衡电路实施方案。图4A为描绘经AC耦合的差分变容器电路400的示范性实施例的电路图。变容器电路400可用于针对经AC耦合的差分变容器电路的基于LC谐振器的PLL或其他应用。差分变容器电路400，以及图2的变容器电路200，通过增加相关的固有变容器C-V曲线增益来提供宽的LC PLL频率调谐范围，并使用差分控制电压布局改进LC PLL电源噪声抗扰性。另外，相比单一端的控制电压实施方案，差分控制电压提供经改进的电源噪声抗扰性。由此，尽管如本文中所描述可使用单一端的控制电压实施方案，但是出于明确性的目的描述了差分控制电压实施例。如先前参看图2所描述的，差分变容器电路400，如同图2的变容器电路200，包含变容器201到204，或更具体地说，A-MOS变容器电容器201到204。因而，出于明确性的目的，此处不重复此类描述。另外，互补的变容器结构用以实现差分控制电压调谐，从而LC VCO可至少实质上不受耦接在电压控制信号线上的电源噪声的影响。在变容器电路200与400两者中，变容器201与202针对差分LC VCO的左侧或右侧支路分别具有相同功能，且同样，变容器203与204针对左侧与右侧支路分别具有相同功能。由此，变容器201与203，以及变容器202与204具有互补的功能。例如，变容器201的源极与漏极区域连接到接收控制电压P 212，并且变容器201的栅极耦接到LC侧，且变容器203的源极与漏极区域耦接到所述LC侧，并且变容器203的栅极耦接到接收控制电压M 214。例如，相对于变容器电路400，LC侧在AC耦合409之后。变容器203与变容器201的功能互补，原因是其使用相反的连接性来操作。变容器203的源极与漏极区域连接到LC侧，即在由电容器403与电阻器423形成的AC耦合409之后连接到输出节点250，且变容器203的栅极耦接到控制电压M 214。同样，在变容器电路200及400内，变容器202与204相对于彼此具有互补的功能。因而，如下文额外的细节中所描述的，变容器电路200与400为可响应于控制电压212与214差分地进行调谐的差分变容器电路。
AC耦合，例如由电容器401与电阻器421形成的AC耦合409用于阻断共模电压，例如来自固有LC VCO输出的共模电压，所述共模电压等于1/2* (节点260+节点261)。换句话说，在阻断LC VCO的VoutP与VoutM的共模电压的同时，允许AC耦合电容，并使用电阻器以将共模电压设置为基于独立设计的偏置电压VCM。更具体地说，电容器401将LC共模电压(例如LC VCO槽路电路中的)与变容器400的共模电压隔离。换句话说，电容器401为实施了变容器400的较大电路提供对于变容器电路400的共模电压的电压隔离。电阻器与电容器的对在变容器电路400中形成AC耦合。更具体地说，分别与电阻器421到424相关的电容器401到404形成对应的AC耦合，例如由电容器401与电阻器421形成的AC耦合409。如图4A中说明性地描绘的，电容器401到404可为金属指针电容器。金属指针电容器可更容易地实施在使用实施了变容器400的集成电路的一个或一个以上上部金属层形成电感器的实施方案中。然而，不需使用金属指针电容器，且可使用例如平行板电容器、容器电容器或其他电容器结构的其他电容器。将共模电压410提供给共模电压节点411。共模电压节点411在电阻器对之间耦接，即在电阻器对421与423与电阻器对422与424之间耦接。电阻器421与423彼此耦接，以及在共模电压节点411处耦接到电阻器422与424。电阻器421的末端连接到栅极节点241。电容器401的一侧连接到栅极节点241，且电容器401的另一侧连接到输出节点250。同样，电阻器422的一个末端连接到共模电压节点411且另一末端连接到栅极节点242。栅极节点242连接到电容器402的一侧，且电容器402的另一侧连接到输出节点251。电阻器423的一个末端连接到共模电压节点411，且另一末端连接到源极/漏极节点233，所述节点连接到电容器403的一侧。电容器403的另一侧连接到输出节点250。同样，电阻器424的一个末端连接到共模电压节点411，且另一末端连接到源极/漏极节点234。电容器404的一侧连接到源极/漏极节点234，且另一侧连接到输出节点251。如本文中所描述的AC耦合可用于对变容器电压，即分别来源于电压输出节点250与251的输出电压260与261进行重新定位。通过与LC VCO输出共模电压(例如其中实施了变容器电路400的槽路电路的LC VCO输出共模电压)去耦，可对调谐范围进行修改，例如进行移动或移位。由此，可通过将内部共模电压410设置为变容器电路400的高C-V曲线增益区域，来增加变容器电路400的调谐范围，以实现频率调谐的较高灵敏度。图4B为描绘经AC耦合的差分变容器电路450的另一示范性实施例的电路图。变容器电路450可用于针对经AC耦合的差分变容器电路的基于LC谐振器的PLL或其他应用。图4B中，输出电压260与261分别重新标记为“VcoOutP”与“VcoOutM”，以进一步理解VCO实施方案。差分变容器电路450，如同图2的变容器电路200与图4A的变容器电路400，通过增加相关的固有变容器C-V曲线增益来提供宽的LC PLL频率调谐范围，以及使用差分控制电压布局改进LC PLL电源噪声抗扰性。另外，相比单一端的控制电压实施方案，差分控制电压提供经改进的电源噪声抗扰性。由此，尽管如本文中所描述可使用单一端的控制电压实施方案，但是出于明确性的目的描述了差分控制电压实施例。图2的变容器电路200与图4A的变容器电路400的许多组件与变容器电路450中的相同，且因而不重复相同的描述。变容器电路450具有双分叉共模电压节点，即共模电压节点411A与411B。节点411A与411B经由控制电路460彼此耦接。换句话说，电阻器423与424经由节点411B直接彼此连接，且电阻器421与422经由节点411A彼此直接连接。然而，电阻器421到424不再如图4A的变容器电路400中全部直接彼此连接，而是如在参看图9的额外细节中描述的，经由控制电路460交替地彼此耦接。图9为描绘控制电路460的示范性实施例的电路图。控制电路460包含大体上说明性地描绘为开关930与931的极性受控的切换装置，以及说明性地描绘为固定与可变电阻器的组合的可变电阻。应理解，如大体参考开关930与931所描述，除多极开关(例如晶体管)之外的电路，可经实施用于进行切换。更具体地说，电阻性负载R1，即固定电阻器921连接在例如Vdd 920的电源电压与第一分压器节点901之间。电阻性负载R2，即在节点902处串联连接的可变电阻器922A与922B，连接在第一分压器节点901与第二分压器节点903之间。另一电阻性负载R3，即固定电阻器923连接在第二分压器节点903与例如Vss 929的接地之间。开关930具有分别连接到节点901与903的两个输入。而且，开关931具有分别连接到节点901与903但与开关930顺序反向的两个输入。在开关930响应于第一极性将节点411A连接到节点901时，开关931响应于此类第一极性将节点411B连接到节点903。在开关930响应于与此类第一极性大体相反的第二极性将节点41IA连接到节点903时，开关931响应于此类第二极性将节点411B连接到节点901。电阻性负载R1、R2与R3的电阻器可调整大小，并递增地进行调节以具有节点411A与411B处出现的各自大体上等于0. 5(VctrlP+VctrlM)的电压。由此，应理解，电阻性负载Rl、R2与R3提供用于分配Vdd 920以调整共模电压的分压器。视电阻器921与923的值以及电阻器922A与922B的经调节的值而定，可选择性地切换节点901与903处的共模电压，以响应于极性(即过程偏移的方向)将所述共模电压施加给共模电压节点411A与411B，如下文额外的细节中所描述。应理解，分压器可以(但并非必需)均等地划分Vdd 920。此外，控制电路460可被视为电阻电桥的一部分。因而，应理解变容器电路(400)能够阻断VCO输出共模电平(“CML”)，并通过使用电阻电桥将此类CML重新集中在变容器装置的最佳高增益区域；且变容器电路(450)能够阻断VCO输出CML，并通过容纳正的或负的过程移位的可编程性来重新集中此类CML。图5为描绘针对不同过程偏移的多种C-V曲线的示范性实施例的栅极到源极电压对电容的曲线图。C-V曲线500具有高增益“G”区域501。高增益区域501是C-V曲线500的大斜率的区域。由此在高增益区域501内，应理解，电容(“C”)可随栅极到源极电压(“Vgs”)的微小变化而显著变化。由此，通过在预定电压范围内具有高增益区域501来增加调谐范围，所述预定电压范围可经设置以集中于例如此实例中的Vgs2的目标Vgs。栅极到源极电压为从变容器的栅极到对应的源极的电压，例如针对图2、图4A与图4B的变容器201到204。应理解，过程变化可使高增益区域501位于目标电压范围之外。过程变化可归因于例如掺杂或扩散或两者中的过程移位，或多个铸造厂或多个制造设备的过程之间的差异，或这些因素的组合。为提供分别例如图4A和图4B的变容器电路400与450的变容器电路的宽电容范围，且由此，例如在LC槽路VCO中实施时提供宽的频率范围，能够移位曲线500以使曲线500的陡斜率部分落在此类目标电压范围内是有利的。由此，例如，如果虚线503指示C-V曲线500沿正的栅极到源极电压方向移位(例如由于过程变化或漂移而围绕着Vgs3集中)，那么图4A的变容器电路400的共模电压410可经设置以移位曲线503，使得此曲线的陡斜率部分落在高增益区域501中，即沿返回Vgs2的负的栅极到源极电压方向移位曲线503。同样，但对于相反方向的移位而言，如果虚线502指示C-V曲线500沿负的栅极到源极电压方向移位(例如由于过程变化或漂移围绕着Vgsl集中)，那么可设置图4A的变容器电路400的共模电压410，使得沿正的栅极到源极电压方向将C-V曲线502朝向Vgs2进行移位，以使得C-V曲线502的陡斜率部分落在与高增益区域501相关的目标电压区域内。由此，应理解，由与DC去耦电容器401到404组合的电阻器421到424形成的电阻电桥允许以可编程的方式将图4A的变容器电路400的C-V曲线移动到目标电压范围，使得此类曲线的陡斜率部分落在此类目标电压范围内，以便提供可调谐或编程变容器电路400的宽电容范围。另外，应理解，电容器401到404分别可用于共模电压410与在节点250与251处分别输出的正弦电压的DC去耦。此外应理解，变容器电路200的C-V的总电容范围得以增加。在另一实施例中，如在图4B的变容器电路450中，共模电压可设置为总控制电压的一半。概括而言，C-V曲线502与503说明性地描绘了由于不同的过程偏移而从参考C-V曲线500偏离的不同的变容器性能，其中最高C-V灵敏度点或范围随此过程偏移进行移位。针对不同过程偏移的此最高C-V灵敏度可出现在不同的Vgs值处。并非必须重新设计VCO输出共模电压，可使用控制电压范围。为使此更为明确，出于明确性的目的且不加限制，下文使用以下实例对针对最高C-V灵敏度的变容器共模的重新集中进行解释，但应理解也可使用其他值。以组合的形式参看图4B、图5与图9，电阻器421到424可均小于10千欧，且电容器401到404可处在约一个到两个的皮克法拉(“pF”)的范围中。例如电阻器421到424可为多晶硅电阻器。对于第一实例，假定针对与C-V曲线502相关的过程偏移，变容器装置的最高C-V灵敏度在Vgsl=-O. 3V处出现。对于LC槽路侧而言，针对Vdd=IV的实施方案假定，VCO输出电压260与261均可约为0. 5V。VctrIP 212可假定为从0. 25V变到0. 75V，并集中在0. 5V,且VctrM 214可假定为从0. 75V变到0. 25V，并集中在0. 5V。应理解，此实例中的0. 5*(VctrlP+VctrlM)为 0. 5V。继续此第一实例，为将用于调谐的LC槽路频率集中在最高的变容器C-V灵敏度区域，变容器201到204的Vgs等于Vgsl。通过将变容器201与202各者的栅极电压(“Vg”)设置为约0. 2V，并将变容器203与204各者的源极/漏极电压(“Vs/d” )设置为约0. 8V,每个变容器201到204的Vgs可为Vgs=-O. 3V。在此实施例中，可使用以下值R1=2千欧、R2=6千欧、R3=2千欧，以及将极性控制设置在下部侧，即节点411A经由开关930连接到节点903，且节点411B经由开关931连接到节点901。使用此等设置，可获得针对全部变容器201到204的最高C-V灵敏度，以针对此实施例提供最宽的可用电容范围，并且对于LC槽路电路而言，可相对于变容器电路460的此实施例获得最大的调谐范围。对于第二实例而言，假定针对与C-V曲线500 (其可为控制曲线)相关的过程偏移，变容器装置的最高C-V灵敏度在Vgs2=0V处出现。LC槽路侧电压指示为VcoOutP 260与VcoOutM 261，且针对Vdd等于IV的实施方案，共模电压假定为0. 5V。VctrIP 212可假定为从0. 25V变为0. 75V，并集中在0. 5V，且VctrIM 214可假定为从0. 75V变到0. 25V，并集中在0.5V。应理解，此实例中的0. 5* (VctrlP+VctrlM)可为0. 5V。继续此第二实例，为将用于调谐的LC槽路频率集中在最高的变容器C-V灵敏度区域内，变容器201到204的Vgs等于Vgs2。通过将变容器201与202的Vg设置为约0. 5V,且通过将变容器203与204的Vs/d设置为约0. 5V，全部变容器201到204的Vgs可大体上等于0V。对于此实例而言，通过设置Rl等于2千欧、R2等于0、R3等于2千欧，并将极性控制设置为上部侧，即节点411A经由开关930连接到节点901且节点411B经由开关931连接到节点903，可获得此等设置。使用此等设置，可获得针对全部变容器201到204的最高C-V灵敏度，以针对此实施例提供最宽的可用电容范围，且对于LC槽路电路而言，可相对于变容器电路460的此实施例获得最大的调谐范围。对于第三实例而言，假定变容器装置的最高C-V灵敏度在Vgs3=0. 3V处出现。针对Vdd=IV的实施方案，LC槽路侧VcoOutP 260与VcoOutM 261共模电压可假定为0. 5V。VctrIP 212可假定为从0. 25V变到0. 75V，并集中在0. 5V，且VctrM 214可假定为从0. 75V变到0. 25V，并集中在0. 5V。在此实施例中，0.5* (VctriP+VctrlM)可为0. 5V。继续此第三实例，为将用于调谐的LC槽路频率集中在最高的变容器C-V灵敏度区域中，变容器201到204的Vgs等于Vgs3。通过将变容器201与202的Vg设置为约0. 8V,且通过将变容器203与204的Vs/d设置为约0. 2V，全部变容器201到204的Vgs可大体上等于0. 3V。对于此实例而言，通过设置Rl等于2千欧、R2等于6千欧、R3等于2千欧，并将极性控制设置为上部侧，即节点411A经由开关930连接到节点901且节点411B经由开关931连接到节点903，可获得此等设置。使用此等设置，可获得针对全部变容器201到204的最高C-V灵敏度，以针对此实施例提供最宽的可用电容范围，且对于LC槽路电路而H，可相对于变容器电路460的此实施例获得最大的调谐范围。图6为描绘对例如图4A和图4B的变容器电路400与450的变容器电路进行仿真的示范性实施例的栅极到源极电压对电容的曲线图。曲线601、602、603、604与605示出多种经AC耦合的共模效果，即针对变容器电路400的仿真，将共模电压分别设置为0伏特、
0.3伏特、0. 6伏特、0. 8伏特与1.1伏特。图6中的X轴为针对例如设置为0. 6伏特的共模差分控制电压的差分控制电压扫描。因而，应理解，具有内部AC耦合共模电压的差分变容器电路400可将此类共模电压设置为单一变容器装置C-V曲线具有其最大斜率，即C-V曲线高增益范围或部分时的值。由此，差分内部AC耦合共模设置可影响差分变容器电路400的总体调谐范围。当然，针对具体过程的最佳设置可随不同应用发生变动，但可经由仿真大体上进行识别。在图6中，曲线603示出变容器电路400的仿真，其中，通过调谐针对设置为0. 6伏特的用于AC耦合的内部共模电压，以及设置为0. 6伏特的差分控制电压信号共模的性能，来获得此类C-V曲线。此针对AC耦合的内部共模设置针对此示范性实施例大致具有最高C-V曲线增益，这是由于此设置有效地使每一单个变容器201到204具有接近于0伏特的栅极到源极电压以及可针对高C-V曲线增益与调谐灵敏度立即变为正或负的栅极到源极电压。在此示范性实施例中，电容器调谐范围为从375飞法拉(“fF”)到483fF，其控制电压扫描范围与单一端的控制电压实施方案中的类似。因而，应了解，变容器电路400的电容范围，即此类变容器C-V曲线增益与调谐灵敏度的范围可约为常规单一端摆幅范围的两倍。由此，应理解，变容器201到204中任一者的单独的固有电容范围小于图2与图4各自的变容器电路200与400的电容范围。而且，变容器电路200与400的电容范围可约为以类似方式定位的单一端变容器的范围的两倍。图7为描绘可编程电压控制振荡流程700的示范性实施例的流程图。在701中，向第一对变容器提供第一控制电压，且向第二对变容器提供第二控制电压。此类变容器对可为图2与图4各自的变容器电路200与400的电容器对。所述第一控制电压具有第一电压范围，且所述第二控制电压具有第二电压范围。所述第一电压范围与所述第二电压范围与变容器的栅极到源极电压范围相关。更具体地说，所述第一电压范围与所述第二电压范围与变容器的栅极到源极电压范围相关，即目标电压范围，在所述范围内，C-V曲线具有其高电容增益范围。经组合的所述第一控制电压与所述第二控制电压提供差分输入控制电压。应理解，所述第一控制电压与所述第二控制电压可为图2与图4各自的控制电压212与 214。在702中，在第一模式中操作第一对变容器，例如图4A和图4B的变容器201与202，且在第二模式中操作第二对变容器，例如图2与图4的变容器203与204。如先前本文所述的，所述第一模式与所述第二模式为互补模式。与所述互补模式组合的差分输入提供高电容增益范围，所述高电容增益范围与经组合的第一对变容器与第二对变容器的操作相关。视情况，在703中，可向耦接到本文中所描述的第一对变容器与第二对变容器的电阻电桥提供共模电压。视情况，在704中，如果在703中提供共模电压，那么可设置此类共模电压以沿正的或负的栅极到源极电压方向将高电容增益范围移位或以其他方式移动到目标栅极到源极电压范围内。如先前本文所述，此类移位可为半导体过程变化的响应。此夕卜，视情况在704中，如先前参看图4B所描述，可将此类共模电压作为经分配的电源电压的分离的部分进行提供。如先前所描述，如果存在任何过程偏移，可响应于过程偏移，选择性地提供此类分离的部分。视情况在705中，如本文中其他地方所描述，可通过AC耦合来使用共模电压的DC电压隔离。AC耦合隔离了第一正弦输出电压与第二正弦输出电压的共模电压。在706中，第一正弦电压与第二正弦电压可为输出。可响应于701中提供的差分控制电压输入，对此类正弦电压的频率进行编程，其中所述可编程的频率范围响应于高电容增益范围。第一与第二正弦输出电压可维持为相对于彼此至少相差约180度。而且，此类可编程的频率范围可响应于将例如图4A和图4B各自的变容器电路400与450的变容器电路的C-V曲线的陡斜率部分移位到目标栅极到源极电压范围内。图8为描绘VCO 800的示范性实施例的电路图。VCO 800可包含例如图2、图4A以及图4B各自的变容器电路200、400或450的变容器电路。电感器电路801可在输出节点250与251处与变容器电路200或400并联耦接。一对n型交叉耦合晶体管810的漏极区域分别连接到输出节点250与251。更明确而言，晶体管811的漏极区域连接到输出节点251，且晶体管812的漏极区域连接到输出节点250。晶体管811与812的源极区域可连接到n型偏压晶体管815的漏极区域，其可用于响应于偏置电压816而将“尾”电流耦接到接地。偏压晶体管815的栅极经耦接以接收偏置电压816，且偏压晶体管815的源极区域耦接到接地817。晶体管812的栅极可连接到输出节点251，且晶体管811的栅极可连接到输出节点250。另外，输出电压260与261可分别来源于输出节点250与251，且此类电压为正弦电压，并可相对于彼此大体上相差180度。可使用一个或一个以上常规的平面螺旋电感器来实施电感器电路801，所述平面螺旋电感器是使用实施了 VCO 800的集成电路中的上部金属层或顶部金属层来形成的。在另一实施例中，位于整合有VCO 800的集成电路的外部的离散电感器可以耦接到节点250与251，例如通过导线接合。由此，VCO 800可为实施在单个集成电路中的单片电路装置，或可具有导线接合到集成电路的外部电感器以形成VCO 800的其余部分。在实施例中，可视情况包含一对交叉耦合p型晶体管820。在另一实施例中，可省略晶体管820，且节点250与251可直接连接到例如Vdd 850的电源电压节点。然而，使Vdd短路到电感器电路801的共模并不提供与包含一对交叉耦合p型晶体管同样多的电阻补偿。因而，借助于实例而非限制，出于明确性的目的应在以下描述中假定，实施了此类交叉耦合P型晶体管820。P型晶体管821的栅极可连接到输出节点251，且p型晶体管822的栅极可连接到输出节点250。p型晶体管821的漏极区域连接到输出节点250，且p型晶体管822的漏极区域连接到输出节点251。p型晶体管821与822的源极区域可耦接到例如Vdd 850的电源电压节点。在另一实施例中，可以使用非常“干净”的PLL电源电压，例如可经由在内部形成有VCO 800的集成电路管芯的外部触点来提供。由此应理解，VCO 800的电源电压不需受限于Vdd的电源电压电平，而且可超过Vdd的电源电压电平，以便具有更强的摆幅，且由此更易于在操作的饱和区内维持某个状态。相对于FPGA实施方案，且具体来说是可从加利福尼亚的圣何塞(San Jose, California)的赛灵思公司(Xilinx, Inc.)获得的FPGA,可使用针对PLL的电源触点VCC。因而，应理解，可在PLL或使用VCO的其他装置中实施VCO800。LC槽路节点250与251可与变容器电路200、400以及450的输出节点250与251相同。然而，应进一步理解，如先前本文所描述，变容器电路200、400或450的控制节点对于输入到各自的差分信号输入而言形成为VCO 800的一部分。此外，参看变容器电路400与450，如先前本文所描述，当在VCO 800中实施时，一个或多个共模电压控制节点可分别视情况用于提供共模电压。另外，应理解，可向对应的缓冲电路提供输出电压260与261，以便清理那些信号。由于此类缓冲电路众所周知，因此本文中将不以多余细节对其进行描述。在前文依据本发明的一个或一个以上方面描述示范性实施例时，可在不脱离其范围的情况下设计依据本发明的一个或一个以上方面的其他及进一步实施例，其由以下的权利要求及其等效物来确定。列举步骤的权利要求并不暗示所述步骤的任何顺序。商标为其对应所有者的所有物。
权利要求
1.一种变容器电路，包括第一变容器、第二变容器、第三变容器以及第四变容器；其中所述第一变容器的第一源极-漏极节点耦接到第一输入节点；所述第二变容器的第二源极-漏极节点耦接到所述第一输入节点；所述第一变容器的第一栅极节点耦接到第一输出节点；所述第二变容器的第二栅极节点耦接到第二输出节点；所述第三变容器的第三栅极节点耦接到第二输入节点；所述第四变容器的第四栅极节点耦接到所述第二输入节点；所述第三变容器的第三源极-漏极节点耦接到所述第一输出节点；以及所述第四变容器的第四源极-漏极节点耦接到所述第二输出节点。
2.根据权利要求1所述的变容器电路，其中所述第一变容器、所述第二变容器、所述第三变容器以及所述第四变容器为积累模式的MOS电容器。
3.根据权利要求1或2所述的变容器电路，其中所述第一输入节点与所述第二输入节点分别用于接收第一控制电压与第二控制电压以用作差分输入；以及所述第一输出节点与所述第二输出节点分别用于提供第一输出电压与第二输出电压。
4.根据权利要求3所述的变容器电路，其中所述第一输出电压与所述第二输出电压为正弦电压；所述第一控制电压与所述第二控制电压为DC电压；以及所述第一输出电压与所述第二输出电压相对于彼此至少相差约180度。
5.根据权利要求2至4中任一权利要求所述的变容器电路，其中所述积累模式MOS电容器均具有彼此连接的η型源极区域与η型漏极区域以用于分别提供所述第一源极-漏极节点、所述第二源极-漏极节点、所述第三源极-漏极节点以及所述第四源极-漏极节点。
6.根据权利要求5所述的变容器电路，其中，所述第一变容器、所述第二变容器、所述第三变容器以及所述第四变容器中的每一者的所述η型源极区域与所述η型漏极区域位于 η型阱中，所述η型阱为所述第一变容器、所述第二变容器、所述第三变容器以及所述第四变容器中的每一者提供主体区域。
7.根据权利要求1至6中任一权利要求所述的变容器电路，另外包括电阻电桥，所述电阻电桥耦接到所述第一栅极节点、所述第二栅极节点、所述第三源极-漏极节点以及所述第四源极-漏极节点；所述电阻电桥包含至少一个共模电压节点；以及经耦接以用于DC去耦的电容器，所述DC去耦是指在所述至少一个共模电压节点处的共模电压与分别位于所述第一输出节点和所述第二输出节点处的第一正弦电压和第二正弦电压的DC去耦。
8.根据权利要求7所述的变容器电路，其中所述电阻电桥包含在所述第一栅极节点与所述第三源极-漏极节点之间彼此耦接的第一电阻器与第二电阻器；在所述第二栅极节点与所述第四源极-漏极节点之间彼此耦接的第三电阻器与第四电阻器；所述第一电阻器、所述第二电阻器、所述第三电阻器以及所述第四电阻器在所述共模电压节点处彼此连接，以将所述共模电压耦接到所述第一栅极节点、所述第二栅极节点、所述第三源极-漏极节点以及所述第四源极-漏极节点中的每一者；所述电容器包含第一电容器，所述第一电容器耦接在所述第一输出节点与所述第一栅极节点之间； 第二电容器，所述第二电容器耦接在所述第二输出节点与所述第二栅极节点之间； 第三电容器，所述第三电容器耦接在所述第一输出节点与所述第三源极-漏极节点之间；以及第四电容器，所述第四电容器耦接在所述第二输出节点与所述第四源极-漏极节点之间。
9.根据权利要求7所述的变容器电路，其中所述电阻电桥包含第一电阻器与第二电阻器，彼此连接在所述至少一个共模电压节点的第一共模电压节点处的所述第一栅极节点与所述第二栅极节点之间；第三电阻器与第四电阻器，彼此连接在所述至少一个共模电压节点的第二共模电压节点处的所述第三源极-漏极节点与所述第四源极-漏极节点之间；所述第一电阻器与所述第二电阻器经由连接到所述第一共模电压节点与所述第二共模电压节点的控制电路，以耦接到所述第三电阻器与所述第四电阻器；所述控制电路具有在电源电压与接地之间耦接的可调节电阻的分压器；所述控制电路另外具有切换电路，用于选择性地进行以下操作将所述分压器的第一分压器节点的第一分解电压耦接到所述第一共模电压节点；将所述分压器的第二分压器节点的第二电压耦接到所述第二共模电压节点；以及将所述分压器的所述第一分压器节点的所述第一分解电压耦接到所述第二共模电压节点；以及将所述分压器的所述第二分压器节点的所述第二电压耦接到所述第一共模电压节点；并且所述电容器包含第一电容器，所述第一电容器耦接在所述第一输出节点与所述第一栅极节点之间； 第二电容器，所述第二电容器耦接在所述第二输出节点与所述第二栅极节点之间； 第三电容器，所述第三电容器耦接在所述第一输出节点与所述第三源极-漏极节点之间；以及第四电容器，所述第四电容器耦接在所述第二输出节点与所述第四源极-漏极节点之间。
10.根据权利要求1至9中任一权利要求所述的变容器电路，其中所述变容器电路在所述第一输出节点与所述第二输出节点处与电感器电路并联耦接，且另外包括第一对交叉耦合晶体管，所述第一对交叉耦合晶体管在所述第一输出节点与所述第二输出节点处耦接到所述变容器电路与所述电感器电路；偏压晶体管，所述偏压晶体管耦接在所述第一对交叉耦合晶体管与接地之间；以及所述偏压晶体管的栅极，所述偏压晶体管的所述栅极经耦接用于接收偏置电压。
11.一种提供可编程电压控制振荡的方法，包括向第一对变容器提供第一控制电压；向第二对变容器提供第二控制电压；其中所述第一控制电压具有第一电压范围；其中所述第二控制电压具有第二电压范围；其中所述第一电压范围与所述第二电压范围与具有高电容增益范围的栅极到源极电压范围相关；其中经组合的所述第一控制电压与所述第二控制电压提供差分输入；在第一模式中操作所述第一对变容器；在第二模式中操作所述第二对变容器；其中所述第一模式与所述第二模式为互补模式；其中与所述互补模式组合的所述差分输入提供所述高电容增益范围，所述高电容增益范围与经组合的所述第一对变容器与所述第二对变容器的操作相关；以及输出第一正弦输出电压与第二正弦输出电压，所述第一正弦输出电压与所述第二正弦输出电压具有响应于所述差分输入来编程的频率，且具有可响应于所述高电容增益范围的频率范围。
12.根据权利要求11所述的方法，另外包括向耦接到所述第一对变容器与所述第二对变容器的所述电阻电桥提供共模电压；设置所述共模电压的电压，以响应于半导体过程变化而将所述高电容增益范围移动到所述栅极到源极电压范围；以及DC电压隔离所述共模电压，来达成所述第一正弦输出电压与所述第二正弦输出电压的 AC稱合以用于所述输出。
13.根据权利要求12所述的方法，其中所述向所述电阻电桥提供所述共模电压包含分配电源电压，以提供第一共模电压部分与第二共模电压部分；以及选择性地向所述电阻电桥的相应共模电压节点提供所述第一共模电压部分与所述第二共模电压部分来作为所述共模电压，以用于重新集中与所述共模电压相关的共模电平， 所述电阻电桥的所述相应共模电压节点分别耦接到所述第一对变容器与所述第二对变容
全文摘要
描述一种变容器电路(200)以及电压控制振荡。所述变容器电路(200)包含第一变容器(201)、第二变容器(202)、第三变容器(203)以及第四变容器(204)。与所述第一变容器(201)相关的第一源极-漏极节点(231)以及与所述第二变容器(202)相关的第二源极-漏极节点(232)耦接到第一输入节点(211)。所述第一变容器(201)的第一栅极节点(241)耦接到第一输出节点(250)。所述第二变容器(202)的第二栅极节点(242)耦接到第二输出节点(251)。所述第三变容器(203)的第三栅极节点(243)以及所述第四变容器(204)的第四栅极节点(244)耦接到第二输入节点(213)。与所述第三变容器(203)相关的第三源极-漏极节点(233)耦接到所述第一输出节点(250)。与所述第四变容器(204)相关的第四源极-漏极节点(234)耦接到所述第二输出节点(251)。在其他实施例中，变容器电路(400、450)阻断并重新集中VCO输出CML。
文档编号H03J3/20GK103004087SQ201180029213
公开日2013年3月27日 申请日期2011年3月21日 优先权日2010年4月13日
发明者姜学文 申请人:吉林克斯公司