专利名称：连续近似寄存式模拟数字转换器及其方法
技术领域：
本发明为一种模拟数字转换器，特别是关于一种连续近似寄存式模拟数字转换器及其方法。
背景技术：
连续近似寄存器(Successive-Approximation-Register,SAR)型的模拟数字转换器(ADC)被应用于许多领域。如图1所示，其为传统N-bit SAR ADC100的示意图。ADC100转换模拟输入信号Vin为数字输出数据D，其包含:N个电容，分别为电容101、电容102、电容103、电容104、电容105、电容106、开关120、N个单刀三投(SPTT)开关111、开关112、开关113、开关114、开关115、单刀双投(STOT)的开关116、比较器130与SAR逻辑。其中，电
容101、电容102、电容103、电容104、电容105的电容值分别为CV1CV2.........Cqo额外
的电容106其电容值Ctl，而N个电容101、电容102、电容103、电容104、电容105的顶板和额外的电容106共同连接于共同端121。开关120依据取样信号SAMP而使共同端121连接到接地端。N个单刀三投(SPTT)开关111、开关112、开关113、开关114、开关115分别将N个电容101、电容102、电容103、电容104、电容105的底板与以下之一连接:模拟输入信号Vin，正的参考电压Vk，负的参考电压-VK。单刀双投(STOT)的开关116连接额外的电容106底板到模拟输入信号Vin或负参考电压-Vk其中之一。比较器130则比较共同端121的电压Vx和接地电位，并输出决策信号Q。SAR逻辑接收决策信号Q，并且输出取样信号SAMP和多个控制位元(control bit)去控制 SPTTl IK SPTTl 12、SPTTl 13、SPTTl 14、SPTTl 15 和SPDTl16。
`
每个SPTT接收一的控制位元bn，n=N_l、N_2、.....0。例如SPTT111接收bN_1;
SPTTl 13接收b2，SPTTl 15接收Iv在每个SPTT中，若取样信号SAMP生效时，将其对应的电容底板连接至模拟输入信号Vin ;若取样信号SAMP失效且其对应的控制位元为I时，将其对应的电容底板连接至正的参考电压\ ;若取样信号SAMP失效且其对应的控制位元为O时，将其对应的电容底板连接至负的参考电压_VK。例如:若取样信号SAMP生效时，连接电容102的底板到模拟输入信号Vin ;若取样信号SAMP失效且bN_2为I时，连接电容102的底板至正的参考电压\ ;若取样信号SAMP失效且bN_2为O时，连接电容102的底板至负的参考电压_VK。在SPDTl 16中，若取样信号SAMP生效时，电容106的底板连接至模拟输入信号Vin ；反之，连接电容106的底板到负的参考电压-VK。欲实现模拟数字转换，SAR逻辑140首先使取样信号SAMP生效，以连接所有电容的底板(例如:电容101、电容102.....电容106)到模拟输入信号Vin，并且连接所有电容的顶板到接地端以有效地取样模拟输入信号Vin至所有电容。然后，SAR逻辑140使取样信号SAMP失效，开始一连续近似程序而决定所有控制位元bn的最佳值以使电压Vx逐渐接近接地电位。连续近似以迭代(iteration)方式进行，开始于解析最高位元MSB (mostsignificant bit)Id1^1 而终于解析最低位元 LSB(least significant bit)b0。所有控制位元的初始值均为O。当解析位元bn在目前的迭代中，SAR逻辑140首先设定比为1，然后等待比较器130输出决策信号Q。假如决策信号Q为1，让比保持为1，并移动到下一个迭代以解析下一个位元bn_i。反之，切换比为0，并且移到下一个迭代以解析下一个位元by。当所有迭代的被执行后，SAR逻辑140输出控制位元bn的最后值，当为数字输出数据D。现有技术ADC100中，电容值CV1CV2.........C。为2的幂次数，例如，Cn = 2nC0,因
此，其所对应的控制位元bn的权重也是2的幂次数。现有技术ADC100易于产生动态误差，其原因在于:迭代期间Vx的解析不完整、热噪声等等。当迭代的过程中在bn产生了不正确的解析度时，移动到下一个迭代去解析较不重要的位元，将没有机会改正因当前迭代所产生的误差。一种现有方法(“12位元，45MS/s，3-mW多余连续接近寄存器模拟数字转换器用数字的校正，” IEEE Journal of Solid-State Circuits, VOL.46.N0.11, November2011,pageS2661-2672”)，其运用子索引2的数字模拟转换器(DAC)让当前的迭代所产生的不正确的解析度可于后续的迭代改正，其中，电容以一小于2的因子缩放。该现有方法所揭示的方法通过辅助电容而利于转换速度的提升，其通过动态门槛的导入而使比较速度加快。此方法的缺点是需要少数额外的电容，并且需要更多的精细处理。此外，该现有方法也建议了一个背景校正的方法以校正因电容值不匹配所导致的数字转出数据D中的误差。无论如何，校正仍须更多的精细处理或额外的处理过程。因此，如何让SAR模拟数字转换器可以改正因前一次迭代所发生的不正确的解析度的问题，并且，易于转换而不需要额外的电容或精细处理，成为模拟数字转换器的重要研究课题。
发明内容
本发明的目的在于提供一种连续近似寄存模拟数字转换装置，使SAR模拟数字转换器可以改正因前一次迭代所发生的不正确的解析度，并且，易于转换而不需要额外的电容或精细处理。连续近似寄存模拟数字转换装置包含:多个电容、多个开关网络、比较器、逻辑门、计时器与连续近似寄存逻辑。每个电容具有一顶板与一底板，其中所有电容的顶板连接于一共同端。开关于取样信号生效时连接共同端到接地端。每个开关网络分别连接到该多个电容其中之一，并由取样信号与多个控制位元控制，每个控制位元包含对应的一个接地位兀与一数据位兀，每个开关网络将电容的底板与以下其中之一连接:一模拟输入信号、该接地端、一第一参考电压、一第二参考电压。比较器检测共同端的电压极性，当比较信号生效时，输出一决策信号。逻辑门接收决策信号，并输出准备信号。计时器接收比较信号并输出超时信号。连续近似寄存逻辑接收决策信号、准备信号与超时信号，并输出取样信号、比较信号、控制位元和一输出数据。本发明又提供一种连续近似寄存模拟数字转换的方法，包含:(a)取样一模拟输入信号至多个电容；(b)以该多个电容的一总数初始化一内部变数为一上限；(C)命令比较器开始比较，以检测该多个电容的电压极性，并运用计时器设定一比较上限时间；(d)若比较完成于计时器所设定的比较上限时间前，设定一内部变数所索引的一数据位元为一比较结果，反之设定内部变数所索引的数据位元为I或O而无关于比较结果；(e)依据内部变数所索引的数据位元调整对应的该多个电容电压；(f)递减内部变数；及(g)若内部变数尚未到达一下限则回到步骤(C)，否则，基于在步骤(d)中所设定的所有数据位元之一权重总和输出一输出数据并返回步骤(a)。本发明另提供一种连续近似寄存模拟数字转换装置，本发明提供一种连续近似寄存模拟数字转换装置，包含:多个电容、多个开关网络、比较器、逻辑门、计时器与连续近似寄存逻辑。每个电容具有一顶板与一底板，其中所有电容的顶板连接于一共同端。开关于取样信号或重置信号生效时连接共同端到接地端。每个开关网络分别连接到该多个电容其中之一，并由取样信号与多个控制位元控制，每个控制位元包含对应的一个接地位元与一数据位元，每个开关网络将电容的底板与以下其中之一连接:一模拟输入信号、该接地端、一第一参考电压、一第二参考电压。比较器检测共同端的电压极性，当比较信号生效时，输出一决策信号。逻辑门接收决策信号，并输出准备信号。计时器接收比较信号并输出超时信号。连续近似寄存逻辑接收决策信号、准备信号与超时信号，并输出取样信号、比较信号、控制位元和一输出数据，在一校正模式下，取样信号不会生效，在一正常模式下，重置信号不会生效。本发明再提供一种连续近似寄存模拟数字转换的方法，包含:(a)清除多个电容的电荷，其中每个电容各具有一索引；(b)依据校正时的电容的一权重所代表的一总数在该多个电容上建立一初值电荷；(C)初始化一内部变数至校正时的电容的索引；(d)命令一比较器开始比较以检测该多个电容的一电压极性，并开启一计时器以设定一比较时间上限；(e)若在比较时间上限之前完成比较，所索引的一数据位元为一比较结果，反之设定该内部变数所索引的数据位元为I或O而无关于该比较结果；(f)依据该内部变数所索引的该电容所对应的该数据位元来调整该多个电容电压；(g)递减内部变数。(h)若内部变数尚未到达一下限，回复到步骤(d)，否则，基于在步骤(e)所设定的所有数据位元的一权重总和决定一校正权重给校正时的电容。为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举数个较佳实施例，并配合所附图式，作详细说明如下:
图1为现有技术SAR ADC的示意图；图2A为本发明SAR ADC的实施例的示意图；图2B为本发明SAR ADC的校正的实施例的示意图；图3为本发明的图2ASAR ADC的演算法；图4为本发明的图2BSAR ADC的演算法；图5为本发明的图2A与图2BSAR ADC中的比较器示意图；及图6为本发明的图2A与图2BSAR ADC中的计时器示意图。其中，附图标记说明如下:100ADC101 电容102 电容103 电容104 电容
105 电容106 电容130比较器11ISPTT112SPTT113SPTT114SPTT115SPTT116SPDT120SAMP121共同端140SAR 逻辑196SAR ADC198SAR ADC201 电容202 电容203 电容204 电容205 电容21ISPQT212SPQT213SPQT214SPQT215SPQT220SAMP221共同端222RST230比较器240SAR 逻辑242SAR 逻辑250计时器260异或门51ONMOS520差动对521NM0S522NM0S530开关对531NM0S532NM0S532
540 闩锁541NM0S542PM0S543NM0S544PM0S551PM0S552PM0S600计时器610延迟缓冲器620 与门
具体实施例方式请参考图2A，其为本发明的实施例的SAR ADC196的示意图。SARADC196转换输入信号Vin成数字输出数据D，其包含:电容201、电容202、电容203、电容204、电容205、开关220、开关211、开关212、开关 213、开关214、开关215、比较器230、异或门(XOR) 260、计时器250 与 SAR 逻辑 240。其中，N个电容分别为电容201、电容202、电容203、电容204、电容205，其电容值
分别为CV1CV2.........C。，且N为大于I的整数。电容201、电容202...电容205的所有顶
板均电连接至共同端221，共同端221电压Vx。开关220于逻辑信号SAMP (亦即，取样信号)生效时连接共同端221到接地端。单刀四投的开关211、开关212、开关213、开关214、开关215分别连接到电容201、电容202、电容203、电容204、电容205并可连接到下列的一端:模拟输入信号Vin、接地端、正的参考电压V1^P负的参考电压-VK。比较器230比较共同端221的Vx与接地电位(亦即，比较共同端221的电压极性)，当逻辑信号COMP (亦即，比较信号)生效，输出二进制的决策信号Q(亦即，原始决策信号)和互补决策信号QB(两者可统称决策信号)，其通过总线2输出至异或门(XOR) 260与SAR逻辑240。异或门(XOR) 260接收Q和QB并输出逻辑信号RDY (亦即，准备信号)。计时器250接收COMP和输出逻辑信号TO (亦即，超时信号)。SAR逻辑240接收决策信号Q、准备信号RDY和超时信号T0，并输出取样信号SAMP、比较信号COMP和多个控制位元Z1^P bn。控制位元Z1^P比用于控制SPQT (单刀四投开关，亦即，开关网络)211、SPQT212、SPQT213、SPQT214、SPQT215。每个SPQT接收对应的接地位元Zn和数据位元1311,]1=1^-1、^2-*、0,此处,接地位元与数据位元统称为控制位元。例如，SPQT211 接收 Zm 和 V1, SPQT213 接收 Z2 和 b2，SPQT215 接收 Z0 和 b0。每个SPQT的动作:若取样信号SAMP生效时，连接对应的电容的底板至模拟输入信号Vin。若取样信号SAMP失效且对应的接地位元为I时，对应的电容底板连接到接地端。若取样信号SAMP失效，对应的接地位元为O且对应的数据位元为I时，对应的电容底板连接到正的参考电压VK。若取样信号SAMP失效，对应的接地位元为O且对应的数据位元为O时，对应的电容底板连接到负的参考电压_VK。举一实例:假如取样信号SAMP生效，电容202的底板连接模拟输入信号Vin。假如取样信号SAMP生效且ZN_2为I时，电容202的底板连接至接地端。假如取样信号SAMP失效，ZN_2为O且bN_2为I时，电容202的底板连接至正的参考电压V假如取样信号SAMP失效，ZN_2为O时且bN_2为O时，电容202的底板连接至负的参考电压-Vk。欲实现模拟数字转换，SAR逻辑240先使取样信号生效，以连接所有电容的底板(例如:电容201、电容202、电容203、电容204、电容205)到模拟输入信号Vin，并控制开关220连接所有电容的顶板到接地端以有效地取样模拟输入信号Vin至所有电容。然后，SAR逻辑240使取样信号SAMP失效，并使所有接地位元Zn生效，且开始一连续近似程序以逐渐决定所有数据位元bn的值，使得电压Vx逐渐的接近接地电位。逐渐接近是以迭代的处理方式，其包括N个迭代步骤，开始于解析MSB (最高位元，最重要位元)Iv1，终止于解析LSB (最低位元，最不重要位元)Iv在ith迭代后，Ivi被解析。例如:在第一次的迭代，Iv1被解析，在第二次的迭代，bN_2被解析，依此类推。在ith迭代，解析出数据位元bN_i。例如，Ist迭代，bn_!解析出来，2nd迭代，bn_2解析出来，依此类推。在ith迭代进行解析数据位元Ivi的过程中，SAR逻辑240运用下列的步骤:首先，使比较信号COMP生效而命令比较器230进行比较，以决定Vx是高于或低于接地电位，亦即，检测共同端221的电压极性。其次，SAR逻辑240等待从计时器250来的超时信号TO的生效或从异或门(X0R)260(亦即，逻辑门)来的准备信号RDY的生效，以先到者为准。假如准备信号RDY先生效，SAR逻辑240锁住决策信号Q的值，使比较信号COMP失效，设定为Q，设定Zim为0，移动至下一次迭代以解析下一数据位元bN+lt)假如超时信号TO先生效，SAR逻辑240使比较信号COMP失效，忽略 决策信号Q，分派其拥有的二进制值给Ivi，设定Zim为0，移动至下一迭代以解析下一数据位元bN+lt)当Nth的迭代完成后，b0被解析且Ztl被设定为0，SAR逻辑240使比较信号COMP生效以命令比较器230执行最后的比较。然后，SAR逻辑240等待从计时器250来的超时信号TO的生效或从异或门260来的准备信号RDY的生效，以先到者为准。当准备信号RDY先生效，锁住决策信号Q的值，使比较信号COMP失效，设定额外的数据L1为Q。假如超时信号TO先生效，使比较信号COMP失效，忽略Q并分派其拥有的二进制值给b_lt)于此，模拟数字的转换已被完成，并且，SAR逻辑240依照下列的方程式实现权位总和的计算以输出数字输出数据D:
权利要求
1.一种连续近似寄存模拟数字转换装置，包含: 多个电容，每个该电容具有一顶板与一底板，其中该多个电容的该顶板连接于一共同端; 一开关，当一取样信号生效时连接该共同端到一接地端； 多个开关网络，每个该开关网络分别连接到该多个电容其中之一，并由该取样信号与多个控制位元控制，每个控制位元各包含对应的一接地位元与一数据位元，每个该开关网络将该电容的该底板与以下其中之一连接:一模拟输入信号、该接地端、一第一参考电压或一第二参考电压； 一比较器，检测该共同端的一电压极性，当一比较信号生效时，输出一决策信号； 一逻辑门，依据该决策信号输出一准备信号； 一计时器，接收该比较信号并输出一超时信号 '及 一连续近似寄存逻辑，接收该决策信号、该准备信号与该超时信号，并输出该取样信号、该比较信号、该多个控制位兀和一输出数据。
2.如权利要求1所述的连续近似寄存模拟数字转换装置，其中，每个该开关网络将该电容的该底板与以下其中之一连接:当该取样信号生效时连接至该模拟输入信号，当对应的该接地位元生效时连接到该接地端，当对应的该数据位元为I时连接到该第一参考电压，，当对应的该数据位元为O时连接到该第二参考电压。
3.如权利要求1所述的连续近似寄存模拟数字转换装置，其中该连续近似寄存逻辑执行以下步骤: 进入一取样状态，通过使该取样信号生效，使该多个电容对该模拟输入信号进行取样； 使所有的该多个接地位元生效，并设定提供给该多个开关网络的所有的该数据位元为O ； 使该取样信号失效； 初始化一内部变数为与该多个电容的一总和相关的一整数； 执行一迭代程序，包含多个迭代程序以逐渐使该接地位元失效；及 决定该数据位元而提供给该多个开关网络以逐渐降低该共同端的电压大小。
4.如权利要求3所述的连续近似寄存模拟数字转换装置，其中每次该迭代程序包含:一比较状态，使该比较信号生效以命令该比较器输出该决策信号以指示该共同端的电压极性。
5.如权利要求3所述的连续近似寄存模拟数字转换装置，其中每次该迭代程序包含:一等待状态，等待先到的该准备信号或该超时信号。
6.如权利要求5所述的连续近似寄存模拟数字转换装置，其中若该准备信号先到，指派该决策信号给该数据位元以提供至该内部变数所索引的该开关网络，反之，指派无关于该决策信号的一数值给该数据位元以提供至该内部变数所索引的该开关网络。
7.如权利要求3所述的连续近似寄存模拟数字转换装置，其中若该内部变数尚未达到一低限，则每次该迭代程序更包含:一更新电压状态。
8.如权利要求7所述的连续近似寄存模拟数字转换装置，其中该更新电压状态包含: 依据该内部变数所索引的该开关网络的该决策信号来更新该共同端的电压；递减该内部变数； 执行下一次的该迭代。
9.如权利要求7所述的连续近似寄存模拟数字转换装置，其中若该内部变数已达一下限，该连续近似寄存逻辑运用提供给该多个开关网络的该多个数据位元的一权重总和来产生该输出数据。
10.如权利要求1所述的连续近似寄存模拟数字转换装置，其中该多个电容形成以一共同比率所构成的一等比数列，该共同比率大于I但小于2。
11.如权利要求1所 述的连续近似寄存模拟数字转换装置，其中该多个电容形成另一数列，除了该另一数列的第一项外，其余的项小于该第一项加上该其余的项前的所有项的总和。
12.—种连续近似寄存模拟数字转换的方法，包含: (a)取样一模拟输入信号至多个电容； (b)以该多个电容的一总数初始化一内部变数为一上限； (C)命令一比较器开始比较，以检测该多个电容的一电压极性，并运用计时器设定一比较上限时间； (d)若比较完成于该计时器所设定的该比较上限时间前，设定一内部变数所索引的一数据位元为一比较结果，反之设定该内部变数所索引的该数据位元为I或O而无关于该比较结果； (e)依据该内部变数所索引的该数据位元调整对应的该多个电容电压； (f)递减该内部变数；及 (g)若该内部变数尚未到达一下限则回到步骤(C)，反之，基于在步骤(d)中所设定的所有该数据位元的一权重总和输出一输出数据并返回步骤(a)。
13.如权利要求12所述的连续近似寄存模拟数字转换的方法，其中每个该电容包含一顶板与一底板，且所有该多个电容的该顶板连接至一共同端，其中: 在步骤(a)中，该共同端连接到一接地端，所有该多个电容的该底板连接到该模拟输入信号 '及 在步骤(b)中，该共同端与该接地端断开，且所有该多个电容的该底板连接到该接地端。
14.如权利要求13所述的连续近似寄存模拟数字转换的方法，其中步骤(c)包含: 该比较器检测该共同端的电压极性； 该比较器输出一决策信号与一互补决策信号； 当比较开始时，该比较器预设该决策信号与该互补决策信号为I ;及 当比较完成后，切换该决策信号与该互补决策信号其中之一为O。
15.如权利要求14所述的连续近似寄存模拟数字转换的方法，其中步骤(d)包含: 若于该计时器的该比较上限时间结束时未完成比较，设定由该内部变数所索引的该数据位元为一预设值。
16.如权利要求14所述的连续近似寄存模拟数字转换的方法，其中步骤(e)包含: 依据由该内部变数所索引的该数据位元的值，连接由该内部变数所索引的该多个电容的该底板至一第一参考电压或一第二参考电压。
17.如权利要求12所述的连续近似寄存模拟数字转换的方法，其中该多个电容形成以一共同比率所构成的一几何数列，该共同比率大于I但小于2。
18.如权利要求12所述的连续近似寄存模拟数字转换的方法，其中该多个电容形成另一数列，除了该数列的第一项外，其余的项小于该第一项加上该其余的项前的所有项的总和。
19.一种连续近似寄存模拟数字转换装置，包含: 多个电容，每个该电容具有一顶板与一底板，其中该多个电容器的该顶板连接于一共同端； 一开关，当一取样信号或一重置信号生效时连接该共同端到一接地端； 多个开关网络，每个该开关网络分别连接到该多个电容，并由一取样信号与多个控制位元控制,每个控制位元包含对应的一接地位元与一数据位元,且每个该开关网络将该电容的该底板与以下其中之一连接:一模拟输入信号、该接地端、一第一参考电压或一第二参考电压； 一比较器，检测该共同端的一电压极性，当一比较信号生效时，输出一决策信号； 一逻辑门，依据该决策信号输出一准备信号； 一计时器，接收该比较信号并输出一超时信号 '及 一连续近似寄存逻辑，接收该决策信号、该准备信号与该超时信号，并输出该取样信号、该比较信号、 该多个控制位元和一输出数据，在一校正模式下，该取样信号不会生效，在一正常模式下，该重 置信号不会生效。
20.如权利要求19所述的连续近似寄存模拟数字转换装置，其中，每个该开关网络将该电容的该底板与以下其中之一连接:当该取样信号生效时连接至该模拟输入信号，当对应的该接地位元生效时连接到该接地端，当对应的该数据位元为I时连接到该第一参考电压，当对应的该数据位元为O时连接到该第二参考电压。
21.如权利要求20所述的连续近似寄存模拟数字转换装置，其中该校正模式中，该连续近似寄存逻辑执行以下步骤: 当该重置信号生效时，进入一重置状态，使该比较信号失效，且使所有该接地位元生效，以清除该多个电容上的电荷； 当该重置信号失效时，进入一注入状态，除了校正时的该电容所对应的该数据位元被设为I外，所有该数据位元均设为零，对应于校正时的该电容的该接地位元与相较于校正时的该电容为低权重的该多个电容所对应的所有该接地位元在校正时均设为O ;及 依据校正时的该电容的索引初始化一内部变数为整数，并以包含多个迭代的一迭代程序进行处理，于校正时逐渐更新较少权重的该多个电容的该多个数据位元，以于最小化该共同端的电压幅度。
22.如权利要求21所述的连续近似寄存模拟数字转换装置，其中每次该迭代包含:一比较状态，使该比较信号生效以命令该比较器输出该决策信号以指示该共同端的电压极性。
23.如权利要求21所述的连续近似寄存模拟数字转换装置，其中每次该迭代包含:一等待状态，等待先到的该准备信号或该超时信号。
24.如权利要求22所述的连续近似寄存模拟数字转换装置，其中若该准备信号先到，指派该决策信号给该数据位元以提供至该内部变数所索引的该开关网络，反之，指派无关于该决策信号的一数值给该数据位元以提供至该内部变数所索引的该开关网络。
25.如权利要求21所述的连续近似寄存模拟数字转换装置，其中若该内部变数尚未达到一低限时，每次该迭代包含:一更新电压状态。
26.如权利要求25所述的连续近似寄存模拟数字转换装置，其中该更新电压状态包含: 依据该内部变数所索引的该开关网络的该决策信号来更新该共同端的电压: 递减该内部变数；及 执行下一次该迭代。
27.如权利要求26所述的连续近似寄存模拟数字转换装置，其中若该内部变数已达一下限，该连续近似寄存逻辑产生一校正权重给校正时的该电容，该校正权重以提供给所有权重小于校正时的该电容的该多个电容的该多个数据位元的一权重总和决定。
28.—种连续近似寄存模拟数字转换的方法，包含: (a)清除多个电容的电荷，其中每个该电容各具有一索引； (b)依据校正时的该电容的一权重所代表的一总数在该`多个电容上建立一初值电荷； (c)初始化一内部变数至校正时的该电容的该索引； (d)命令一比较器开始比较以检测该多个电容的一电压极性，并开启一计时器以设定一比较时间上限； (e)若在该比较时间上限之前完成比较，设定一数据位元所索引的一数据位元为一比较结果，反之设定该内部变数所索引的数据位元为I或O而无关于该比较结果； (f)依据该内部变数所索引的该电容所对应的该数据位元来调整该多个电容电压； (g)递减该内部变数；及 (h)若该内部变数尚未到达一下限，回复到步骤(d)，反之，基于在步骤(e)所设定的所有该多个数据位元的一权重总和决定一校正权重给校正时的该电容。
29.权利要求28所述的连续近似寄存模拟数字转换的方法，其中每个该电容包含一顶板与一底板，该多个电容的该顶板共同连接到一共同端。
30.如权利要求29所述的连续近似寄存模拟数字转换的方法，其中步骤(a)包含:该共同端连接到一接地端，且所有该多个电容的该底板亦连接到该接地端。
31.如权利要求30所述的连续近似寄存模拟数字转换的方法，其中步骤(b)包含: 断开该共同端与该接地端； 连接校正时的该电容的该底板至一第一参考电压； 连接权重大于校正时的该多个电容的每个该电容的该底板至该接地端； 连接权重小于校正时的该多个电容的每个该电容的该底板至一第二参考电压。
32.如权利要求31所述的连续近似寄存模拟数字转换的方法，其中步骤(d)包含: 使该比较器检测该共同端的该电压极性； 使该比较器输出一决策信号和一互补决策信号； 当开始比较时，预设该决策信号和该互补决策为I '及 若该决策信号和该互补决策信号其中之一切换为0，比较完成。
33.如权利要求32所述的连续近似寄存模拟数字转换的方法，其中步骤(e)更包含:若比较未于该计时器所设定的时间结束前完成，设定由该内部变数所索引的该电容所对应的该数据位元为一预设值。
34.如权利要求28所述的连续近似寄存模拟数字转换的方法，其中步骤(f)包含:依据该内部变数所索引的该电容所对应的该数据位元，连接由该内部变数所索引的该电容底板至第一参考电压或第二参考电压。
35.如权利要求28所述的连续近似寄存模拟数字转换的方法，其中该多个电容形成以一共同比率所构成的一几何数列，该共同比率大于I但小于2。
36.如权利要求28所述的连续近似寄存模拟数字转换的方法，其中该多个电容形成另一数列，除了该另一数列的第一项外，其余的项小于该第一项加上该其余的项前的所有项的总和。
全文摘要
本发明公开了一种连续近似寄存式模拟数字转换器及其方法，该转换器包含多个电容，由取样信号控制开关，且当取样信号生效时，连接共同端到接地端。由取样信号与多个控制位元控制多个开关网络，多个控制位元分别由一接地位元与一数据位元所组成。一比较器检测共同端的电压极性、输出决策信号、输出准备信号。一计时器接收比较信号与输出超时信号。连续近似寄存逻辑接收决策信号、准备信号、超时信号、输出取样信号、比较信号、多个控制信号和输出数据。
文档编号H03M1/12GK103178847SQ201210562898
公开日2013年6月26日 申请日期2012年12月21日 优先权日2011年12月21日
发明者林嘉亮 申请人:瑞昱半导体股份有限公司