锁相环电路的制造方法与工艺

本发明涉及锁相环电路。

背景技术：
本文提供的

背景技术：
说明用于大致描述公开的背景。所呈现的本发明人的工作在本

背景技术：
部分中所述的工作、以及该说明在提交本发明时不能作为现有技术的方面的程度上既不明示地也不暗示地承认为针对本公开的现有技术。锁相环(PLL)广泛应用于例如用于时钟产生、数据提取以及重定时的电子装置中。PLL理想的特征包括低抖动、低功率、小面积、宽操作范围、对处理、电压以及温度变化抗扰等等。

技术实现要素：
本公开的方面提供一种锁相环电路。该锁相环电路包括振荡器、检测块、积分路径和比例路径。振荡器产生振荡信号并具有电源端子和控制端子。检测块检测在振荡信号的相位和参考信号的相位之间的相位差，并产生表示该相位差的积分或累积值的积分信号以及表示该相位差的当前值的比例信号。积分路径包括调节器，该调节器接收该积分信号并将经调节的积分信号供应至振荡器的电源端子，并且该调节器具有包括误差放大器的反馈环。比例路径与积分信号分开地将比例信号供应至振荡器的控制端子。振荡器产生具有由经调节的积分信号和比例信号两者控制的振荡频率的振荡信号，使得振荡信号的相位被锁定至参考信号的相位。在一个实施例中，锁相环电路进一步包括分频器，该分频器将振荡信号分频以产生经分频的振荡信号，并且检测块通过将经分频的振荡信号的相位与参考信号的相位比较来检测相位差。此外，在一个示例中，检测块产生基于相位差的上信号和下信号作为比例信号，并且比例路径将上信号和下信号供应至振荡器的控制端子。根据本公开的一个方面，积分路径以模拟形式将经调节的积分信号供应至振荡器的电源端子，并且比例路径以数字形式将比例信号供应至振荡器的控制端子，以选择可选择的电路部件来调整振荡频率。根据本公开的另一方面，振荡器是具有串联连接的多个延迟单元的环形振荡器。延迟单元中的每一个包括可选择的电路部件。在一个实施例中，调节器是电压调节器，并且振荡器是电压控制振荡器，其产生具有取决于经调节的积分信号的电压的振荡频率的振荡信号。在一个示例中，振荡器是具有串联连接的多个延迟单元的环形振荡器。延迟单元中的每一个包括多个分支，其包括各自的反相器和将反相器彼此并联连接的开关。比例信号选择在延迟单元中的每一个中并联连接的分支的数量。在另一个实施例中，调节器是电流调节器，并且振荡器是电流控制振荡器，其产生具有取决于经调节的积分信号的电流的振荡频率的振荡信号。本公开的若干方面提供另一种锁相环电路。该锁相环电路也包括振荡器、检测块、积分路径以及比例路径。振荡器产生振荡信号。检测块检测在振荡信号的相位和参考信号的相位之间的相位差，并产生表示该相位差的积分值的积分信号以及表示该相位差的当前值的比例信号。积分路径包括调节器，该调节器接收积分信号并将经调节的积分信号供应至振荡器，并且该调节器具有包括误差放大器的反馈环。比例路径与积分信号分开地将比例信号供应至振荡器。振荡器产生具有由经调节的积分信号和比例信号两者控制的振荡频率的振荡信号，使得振荡信号的相位被锁定至参考信号的相位。在一个示例中，振荡器是电感电容(LC)型振荡器，其具有至少一个可变电容器以及多个可选择的电容器。积分路径将经调节的积分信号提供至可变电容器以调整可变电容器的电容，并且比例信号选择振荡器中的可选择的电容器的数量。附图说明将参考附图详细说明作为示例提出的本公开的各个实施例，其中相同的附图标记代表相同的元件，并且其中：图1示出根据本公开的一个实施例的锁相环100的示例性框图；图2示出根据本公开的一个实施例的另一锁相环200的示例性框图；图3示出根据本公开的一个实施例的另一锁相环300的示例性框图；图4A和4B示出根据本公开的一个实施例的数字控制振荡器440的示例性框图；图5示出根据本公开的一个实施例的另一数字控制振荡器540的示例性框图；以及图6示出根据本公开的一个实施例的另一数字控制振荡器640的示例性框图。具体实施方式图1示出根据本公开的一个示例性实施例的锁相环(PLL)100的框图。PLL100产生输出信号(OUT)，该输出信号(OUT)具有被锁定至参考信号(REF)的相位。PLL100包括检测块110，该检测块110产生指示在OUT和REF之间的相位差的比例信号，以及指示累积相位差的相对低的频率分量的积分信号。PLL100还包括：振荡器180，其具有至少两个可控参数；比例路径150，其基于比例信号控制该可控参数中的一个；以及积分路径160，其基于积分信号控制可控参数中的另一个。上述元件可以如图1中所示地耦合在一起。检测块110可以使用任意适当的技术来产生比例信号和积分信号。在图1所示的示例中，检测块110包括相位差检测电路120以及滤波器电路130。相位差检测电路120接收信号OUT和REF，并产生指示在OUT和REF之间的相位差的比例信号。滤波器电路130接收并持续积分该值以产生积分信号。滤波器电路130还去除高频分量并平滑比例信号以产生积分信号。在一个实施例中，相位差检测电路120被实现为相位频率检测器，其输出具有可变宽度脉冲的一对信号，诸如UP信号和DN信号。脉冲的宽度基于在OUT和REF之间的相位差变化。例如，当REF以正相位差先于OUT时，相位频率检测器在UP信号中输出脉冲，并且该脉冲具有与该正相位差成比例的脉冲宽度。当REF以正相位差落后于OUT时，相位频率检测器在DN信号中输出脉冲，并且该脉冲具有与该正相位差成比例的脉冲宽度。此外，在一个实施例中，滤波器电路130被实现为数字环路滤波器以使用数字信号处理技术产生积分信号。在一个示例中，UP信号和DN信号被用于产生指示相位差的数字信号。然后，滤波器电路130包括累加器以产生具有达到平衡的高频分量的积分信号。应注意，也可以使用其他实现方式，例如使用时间数字转换器(TDC)来检测相位差、使用基于电荷泵的环路滤波器以滤除高频分量等。振荡器180可以使用任意适当的技术来基于至少两个可控参数产生振荡信号OUT，该至少两个参数诸如基于比例信号和积分信号分开控制的C1和C2。根据控制参数调整振荡信号OUT的频率。在一个实施例中，振荡器180被实现为电压控制振荡器(VCO)，振荡信号OUT的频率是控制电压的函数。此外，VCO具有另一个可控参数。当VCO具有包括串联连接的延迟单元的环形振荡器拓扑时，例如，延迟单元的数量、延迟单元的尺寸、延迟单元的负载电容的值、通过延迟单元的电流等都可以用于控制振荡信号OUT的频率。比例信号和积分信号例如被分开地用于调整控制电压和延迟单元的尺寸。在另一个实施例中，振荡器180被实现为电感电容(LC)型振荡器。LC型振荡器的频率取决于LC型振荡器的电感和电容。在一个示例中，LC型振荡器的电容共同地由至少一个可变电容器和一个电容器组决定。可变电容器具有电压控制电容器，并且电容器组具有可选地包括在LC型振荡器中的多个电容器。比例信号和积分信号例如被分开地用于控制可变电容器的电容以及在电容器组中所选择的电容器的数量。比例路径150包括任意适当的电路，以基于比例信号调整可控参数，诸如振荡器180的C1。在一个示例中，比例路径150使用UP和DN信号对来控制在振荡器180中的开关。在另一个示例中，比例路径150包括数模转换器，以将UP和DN信号对转换为模拟信号，并使用该模拟信号来调整可控参数。在一个实施例中，比例路径150使用相对高的路径增益，并且以相对高的速度响应于振荡信号OUT中的相位噪声以允许相对高的PLL带宽来抑制相位噪声。积分路径160包括任意适当的电路以根据积分信号来调整诸如振荡器180的C2的可控参数。在一个实施例中，积分路径160包括诸如电压调节器、电流调节器等的调节器170以基于积分信号调节控制信号，并使用该控制信号来控制可控参数C2。在一个示例中，调节器170是电压调节器，其基于积分信号调节振荡器180的电源电压。积分路径160使用调节器170来抑制来自电源的噪声，并且因此改善了PLL100的电源抑制比(PSRR)。应注意，PLL100可以包括其他合适的部件。在一个倍频示例中，分频器可以用于将OUT的频率N(N是整数)分频。随后将经分频的OUT提供至检测块110。因此，OUT的频率是REF的频率的N倍。图2示出根据本公开的一个实施例的另一PLL200的示例性框图。PLL200基于参考信号(REF)产生输出信号(OUT)。在图2中，PLL200包括分频器211，该分频器211将OUTN(N是整数)分频，并且因此PLL200可以用于倍频电路中。PLL200包括：检测块210，其产生指示在经分频的OUT和REF之间的相位差的比例信号以及指示该相位差的相对低频分量的积分信号；电压控制振荡器(VCO)280，其具有至少两个可控参数C1和C2；比例路径250，其基于比例信号控制C1；以及积分路径280，其基于积分信号控制C2。这些元件如图2中所示地耦合在一起。检测块210包括相位频率检测器(PFD)220以及数字环路滤波器230。数字环路滤波器230包括开关式相位检测器(！！PD)231以及累加器232。PFD220接收经分频的OUT以及REF，并产生具有可变宽度脉冲的一对信号(UP和DN)。脉冲宽度基于在经分频的OUT和REF之间的相位差而变化。例如，当经分频的OUT以正相位差先于REF时，DN信号具有与该正相位差成比例的较宽脉冲宽度。当经分频的OUT以正相位差落后于REF时，UP信号具有与该正相位差成比例的较宽脉冲宽度。根据本公开的一个方面，UP和DN也可以对应于三级数字比例信号。该三级是经分频的OUT先于REF、经分频的OUT跟踪(track)REF以及经分频的OUT落后于REF。在一个示例中，当UP是逻辑“0”且DN是逻辑“1”时，三级数字比例信号指示经分频的OUT先于REF；当UP是逻辑“1”且DN是逻辑“0”时，三级数字比例信号指示经分频的OUT落后于REF；并且当UP和DN两者都是逻辑“1”或“0”时，三级数字比例信号指示经分频的OUT跟踪REF。在数字环路滤波器230中，！！PD231(也称为开关式PD)将UP和DN转换为数字相位误差，诸如双态信号(1或-1)等。！！PD231可以利用D型触发器构造，其分别在D输入端子和时钟端子处接收UP和DN。累加器232累加数字相位误差以去除高频分量。在一个示例中，累加器232可以被实现为耦合至寄存器电路的加法器电路。注意到数字环路滤波器230可以包括其他合适的部件。在一个示例中，数字环路滤波器230在！！PD231和累加器232之间包括抽取电路(未示出)。抽取电路可以允许累加器在相对低频下操作。还注意到！！PD231可以由其他合适的数字相位检测器取代，诸如多位数字相位检测器等。VCO280基于至少两个可控参数产生振荡信号OUT，该至少两个可控参数诸如基于比例信号和积分信号分开控制的C1和C2。根据控制参数调整振荡信号OUT的频率。在图2所示的示例中，可控参数C1和C2由模拟信号控制。比例路径250包括任意合适的电路以基于比例信号(UP和DN)调整可控参数C1。在图2所示的示例中，比例路径250包括数模转换器(DAC)255。DAC255将三级数字比例信号(UP和DN)转换成模拟信号，并使用该模拟信号控制可控参数C1。该模拟信号可以是施加至VCO280的电压信号或在电流控制振荡器情况下的电流信号。应注意，比例路径250可以包括其他合适的电路部件，诸如调整用于比例路径250的路径增益的放大器等等。积分路径260包括任意合适的电路以基于积分信号调整VCO280的可控参数C2。在图2中，积分路径260包括DAC261和调节器(REG)270。DAC261将积分信号从数字形式转换成模拟形式。在一个示例中，调节器270是电压调节器，其基于积分信号调节VCO280的电源电压。调节器270抑制来自电源的噪声，并且因此改善电源抑制比(PSRR)。根据本公开的一个方面，使用数字电路实现检测块210。该PLL200的数字电路辅助实现方式提供对处理、电压和温度(PVT)变化的进一步抗扰。此外，PLL200的数字电路辅助实现方式可以容易地从一种处理转向另一种处理，因为数字电路可以容易地从一种处理调整至另一处理。此外，数字电路可以被紧凑在相对小的布局面积中，PLL200可以具有相对小的覆盖面积。此外，数字电路消耗较低的功率，并且因此PLL200可以具有降低的功耗。根据本公开的另一个方面，PLL200利用PFD220和！！PD2...