多相位延迟锁相环及其控制方法
【专利摘要】本发明公开了一种多相位延迟锁相环及其控制方法。其中，多相位延迟锁相环包括：延迟部件，具有多个延迟单元，用于输出多相位时钟；查找部件，与多个延迟单元均相连接，用于查找到目标延迟单元；以及控制部件，与查找部件以及多个延迟单元均相连接，用于接收查找部件发送的目标延迟单元，增大目标延迟单元的延迟时间并控制延迟部件工作在第二模式下；还用于获取延迟部件的最大延迟时间，若最大延迟时间未达到系统时钟信号的时钟周期，控制延迟部件工作在第一模式下否则控制延迟部件输出多相位时钟。通过本发明，解决了现有技术中多相位延迟锁相环输出时钟相位精度低的问题，进而达到了提高多相位输出时钟相位精度的效果。
【专利说明】多相位延迟锁相环及其控制方法
【技术领域】
[0001]本发明涉及时钟电路领域，具体而言，涉及ー种多相位延迟锁相环及其控制方法。【背景技术】
[0002]延迟锁相环电路被广泛应用在高速电路系统中用于产生多相位时钟。多相位延迟锁相环根据一路输入时钟可以产生N路相同频率的输出时钟CK1、CK2、CK3…CKN,并且这N路输出时钟之间具有等间隔的相位关系(N为整数，一般取4、8、16等)。因此，多相位延迟锁相环的功能可以定义为:根据输入时钟生成N路输出时钟，且N路输出时钟之间的相位差
均为
【权利要求】
1.一种多相位延迟锁相环，其特征在于，包括: 延迟部件，具有多个延迟时间可控的延迟单元，并具有第一模式和第二模式，其中，在所述第一模式下多个所述延迟单元的时钟信号均来自所述多相位延迟锁相环的系统时钟信号，在所述第二模式下多个所述延迟单元级联，所述延迟部件用于在所述第二模式下输出多相位时钟； 查找部件，与多个所述延迟单元均相连接，在所述延迟部件处于第一模式下时，用于从多个所述延迟单元中查找到目标延迟単元，所述目标延迟单元为多个所述延迟単元中延迟时间最小的延迟单元；以及 控制部件，与所述查找部件以及所述延迟部件的多个延迟単元均相连接， 在所述延迟部件处于第一模式下吋，所述控制部件用于接收所述查找部件发送的目标延迟单元，增大所述目标延迟单元的延迟时间并控制所述延迟部件工作在第二模式下；在所述延迟部件处于第二模式下时，所述控制部件还用于获取所述延迟部件的最大延迟时间，若所述最大延迟时间未达到所述系统时钟信号的时钟周期，控制所述延迟部件エ作在第一模式下否则控制所述延迟部件输出多相位时钟。
2.根据权利·要求1所述的多相位延迟锁相环，其特征在于，所述延迟部件还具有模式选择器，用于接收模式控制信号，以使所述延迟部件处于所述第一模式或所述第二模式。
3.根据权利要求2所述的多相位延迟锁相环，其特征在于，所述延迟単元的个数为N， 所述模式选择器包括编号为C1至Cn的N个双路选择器，分别对应设置在N个所述延迟単元中，N个所述双路选择器的控制端均用于接收所述模式控制信号，N个所述双路选择器的第一输入端口和双路选择器C1的第二输入端ロ均用于接收所述系统时钟信号； 所述延迟部件还具有编号为D1至Dn的N个数控延迟链，分别对应设置在N个所述延迟単元中，数控延迟-Di的输入端与双路选择器Ci的输出端相连接，数控延迟-Di的输出端与双路选择器Ci+1的第二输入端ロ相连接，数控延迟链Dn的输入端与双路选择器Cn的输出端相连接，i=l至N-l，N为2以上的自然数。
4.根据权利要求1所述的多相位延迟锁相环，其特征在于，所述延迟単元的个数为N，N为2以上的自然数，所述查找部件包括: 第一 N路选择器，所述第一 N路选择器的N个输入端分别对应连接N个所述延迟单元；第二 N路选择器，所述第二 N路选择器的N个输入端分别对应连接N个所述延迟单元；相位比较器，输入端与所述第一N路选择器的输出端和所述第二N路选择器的输出端均相连接，用于根据第一输出时钟和第二输出时钟，比较第一延迟单元和第二延迟单元的延迟时间，其中，·所述第一输出时钟为所述第一N路选择器选通的输入端所接收到的输出时钟，所述第一延迟单元为产生所述第一输出时钟的延迟单元，所述第二输出时钟为所述第二 N路选择器选通的输入端所接收到的输出时钟，所述第二延迟单元为产生所述第二输出时钟的延迟单元；以及 时钟选择器，输入端与所述相位比较器的输出端相连接，输出端与所述第一 N路选择器的控制端和所述第二 N路选择器的控制端均相连接，用于在所述第一延迟单元的延迟时间小于所述第二延迟单元的延迟时间的情况下，更改所述第二 N路选择器选通的输入端，直至确定出所述目标延迟单元，或在所述第一延迟单元的延迟时间大于所述第二延迟单元的延迟时间的情况下，更改所述第一 N路选择器选通的输入端，直至确定出所述目标延迟单元。
5.根据权利要求1所述的多相位延迟锁相环，其特征在于，所述延迟単元的个数为N，N为2以上的自然数，所述查找部件包括: 第一 N路选择器，所述第一 N路选择器的N个输入端分别对应连接N个所述延迟单元；第二 N路选择器，所述第二 N路选择器的N个输入端分别对应连接N个所述延迟单元；相位比较器，输入端与所述第一 N路选择器的输出端和所述第二 N路选择器的输出端均相连接，用于根据第一输出时钟和第二输出时钟，比较第一延迟单元和第二延迟单元的延迟时间，其中，所述第一输出时钟为所述第一N路选择器选通的输入端所接收到的输出时钟，所述第一延迟单元为产生所述第一输出时钟的延迟单元，所述第二输出时钟为所述第二 N路选择器选通的输入端所接收到的输出时钟，所述第二延迟单元为产生所述第二输出时钟的延迟单元；以及 时钟选择器，输入端与所述相位比较器的输出端相连接，输出端与所述第一 N路选择器的控制端和所述第二 N路选择器的控制端均相连接，用于在所述第一延迟单元的延迟时间小于所述第二延迟单元的延迟时间的情况下，更改所述第二 N路选择器选通的输入端，直至确定出所述目标延迟单元，或在所述第一延迟单元的延迟时间大于所述第二延迟单元的延迟时间的情况下，更改所述第一 N路选择器选通的输入端为所述第二 N路选择器当前选通的输入端，然后更改所述第二 N路选择器选通的输入端，直至确定出所述目标延迟单J Li o
6.根据权利要求4或5所述的多相位延迟锁相环，其特征在于，所述相位比较器包括: 数据输入端，与所述第一 N路选择器的输出端相连接，用于接收所述第一输出时钟； 时钟输入端，与所述第二 N路选择器的输出端相连接，用于接收所述第二输出时钟；以及` 采样输出端，与所述时钟选择器相连接，用于在所述第二输出时钟的触发下对所述第一输出时钟进行采样，并输出采样信号O或1， 其中，若所述采样输出端在所述第二输出时钟的上升沿对所述第一输出时钟进行采样，则所述时钟选择器在接收到所述采样信号O时，确定所述第一延迟单元的延迟时间大于所述第二延迟单元的延迟时间，在接收到所述采样信号I时，确定所述第一延迟单元的延迟时间小于所述第二延迟单元的延迟时间， 若所述采样输出端在所述第二输出时钟的下降沿对所述第一输出时钟进行采样，则所述时钟选择器在接收到所述采样信号I时，确定所述第一延迟单元的延迟时间大于所述第ニ延迟单元的延迟时间，在接收到所述采样信号O时，确定所述第一延迟单元的延迟时间小于所述第二延迟单元的延迟时间。
7.一种多相位延迟锁相环的控制方法，其特征在干，应用于具有延迟部件的多相位延迟锁相环，其中，所述延迟部件包括多个延迟时间可控的延迟单元，并具有第一模式和第二模式，其中，在所述第一模式下多个所述延迟单元的时钟信号均来自所述多相位延迟锁相环的系统时钟信号，在所述第二模式下多个所述延迟单元级联，所述控制方法包括: 在所述延迟部件处于第一模式下时，从多个所述延迟单元中查找到目标延迟単元，所述目标延迟单元为多个所述延迟単元中延迟时间最小的延迟单元； 增大所述目标延迟单元的延迟时间并控制所述延迟部件工作在第二模式下；获取所述延迟部件在第二模式下，所述延迟部件的最大延迟时间； 若所述最大延迟时间未达到所述系统时钟信号的时钟周期，控制所述延迟部件工作在第一模式下否则控制所述延迟部件输出多相位时钟。
8.根据权利要求7所述的控制方法，其特征在于，还包括: 在初始化所述延迟部件后，控制所述延迟部件工作在所述第一模式。
9.根据权利要求8所述的控制方法，其特征在于，所述初始化所述延迟部件包括:控制多个所述延迟单元的延迟时间控制码均置零。
10.根据权利要求9所述的控制方法，其特征在于，所述增大所述目标延迟单元的延迟时间包括: 对所述目标延迟单元的延迟时间控制码加一。
11.根据权利要求7所述的控制方法，其特征在于，所述延迟单元的个数为N，N为2以上的自然数，所述多相位延迟锁相环还包括第一 N路选择器和第二 N路选择器，所述第一 N路选择器的N个输入端分别对应连接N个所述延迟单元，所述第二 N路选择器的N个输入端分别对应连接N个所述延迟单元，查找多个所述延迟单元中延迟时间最小的延迟单元包括: 获取第一输出时钟和第二输出时钟，其中，所述第一输出时钟为所述第一 N路选择器选通的输入端所接收到的输出时钟，所述第二输出时钟为所述第二 N路选择器选通的输入端所接收到的输出时钟； 根据所述第一输出时钟和所述第二输出时钟，比较第一延迟单元和第二延迟单元的延迟时间，其中，所述第一延迟单元为产生所述第一输出时钟的延迟单元，所述第二延迟单元为产生所述第二输出时 钟的延迟单元； 在比较出所述第一延迟单元的延迟时间小于所述第二延迟单元的延迟时间的情况下，更改所述第二 N路选择器选通的输入端，重新获取所述第二输出时钟，直至确定出所述目标延迟单元；以及 在比较出所述第一延迟单元的延迟时间大于所述第二延迟单元的延迟时间的情况下，更改所述第一 N路选择器选通的输入端，重新获取所述第一输出时钟，直至确定出所述目标延迟单元。
12.根据权利要求7所述的控制方法，其特征在于，所述延迟单元的个数为N，N为2以上的自然数，所述多相位延迟锁相环还包括第一 N路选择器和第二 N路选择器，所述第一 N路选择器的N个输入端分别对应连接N个所述延迟单元，所述第二 N路选择器的N个输入端分别对应连接N个所述延迟单元，查找多个所述延迟单元中延迟时间最小的延迟单元包括: 获取第一输出时钟和第二输出时钟，其中，所述第一输出时钟为所述第一 N路选择器选通的输入端所接收到的输出时钟，所述第二输出时钟为所述第二 N路选择器选通的输入端所接收到的输出时钟； 根据所述第一输出时钟和所述第二输出时钟，比较第一延迟单元和第二延迟单元的延迟时间，其中，所述第一延迟单元为产生所述第一输出时钟的延迟单元，所述第二延迟单元为产生所述第二输出时钟的延迟单元； 在比较出所述第一延迟单元的延迟时间小于所述第二延迟单元的延迟时间的情况下，更改所述第二 N路选择器选通的输入端，重新获取所述第二输出时钟，直至确定出所述目标延迟单元；以及 在比较出所述第一延迟单元的延迟时间大于所述第二延迟单元的延迟时间的情况下，更改所述第一 N路选择器选通的输入端为所述第二 N路选择器当前选通的输入端，然后更改所述第二 N路选择器选通的输入端，重新获取所述第一输出时钟和所述第二输出时钟，直至确定出所述目标延迟单元。
13.根据权利要求11或12所述的控制方法，其特征在于，根据所述第一输出时钟和所述第二输出时钟，比较第一延迟单元和第二延迟单元的延迟时间包括: 在所述第二输出时钟的上升沿对所述第一输出时钟进行采样； 若采样得到采样信号O，则确定所述第一延迟单元的延迟时间大于所述第二延迟单元的延迟时间；以及 若采样得到采样信号1，则确定所述第一延迟单元的延迟时间小于所述第二延迟单元的延迟时间。
14.根据权利要求11或12所述的控制方法，其特征在于，根据所述第一输出时钟和所述第二输出时钟，比较第一延迟单元和第二延迟单元的延迟时间包括: 在所述第二输出时钟的下降沿对所述第一输出时钟进行采样； 若采样得到采样信号 1，则确定所述第一延迟单元的延迟时间大于所述第二延迟单元的延迟时间；以及 若采样得到采样信号O，则确定所述第一延迟单元的延迟时间小于所述第二延迟单元的延迟时间。
【文档编号】H03L7/08GK103441757SQ201310381588
【公开日】2013年12月11日 申请日期:2013年8月28日 优先权日:2013年8月28日
【发明者】陈帅, 赵鹏飞, 孟时光, 钟石强 申请人:龙芯中科技术有限公司