一种集成电路的制作方法
【专利摘要】本发明实施例提供一种集成电路，其包括：一放大器；一电容器阵列，与该放大器耦接并且并联，其中，该电容器阵列被配置为与一电感器并联耦接，该电感器位于该集成电路的外部，其中，该电容器阵列和该电感器形成一储能电路；一电阻器阵列，与该电容器阵列并联耦接，其中，该电阻器阵列用于提供该电容器阵列和该电阻器阵列的整体频率响应，在一预定频率范围内该整体频率响应的变化方向与该电感器的频率响应的变化方向相反。上述集成电路通过增加与电容器阵列并联的电阻器阵列，使得该电容器阵列的频率响应可以被预校正，进而使得放大器的输出可具有平坦的增益响应。
【专利说明】一种集成电路
【技术领域】
[0001]本发明总体涉及一种集成电路，尤其涉及提高放大器性能的集成电路。
【背景技术】
[0002]调频(FrequencyModulated,FM)发射器(Transmitter)通常使用稱接的 LC 储能电路(LC tank circuit)作为负载。由于该调频的频率范围为65MHz?108MHz，所以不可能在娃片(silicon die)上同时使用电容器(capacitor)以及电感器(inductor)。在实际的硅片区域(silicon die area)上，仅仅电容器在片上实施并且可调谐以用于信道的选择。利用外部的电感器(L)来构成需要的LC储能电路，比如L=120nH。该FM发射器需要一平坦的增益响应。
[0003]由于一些原因，FM发射器在一感兴趣的频率范围内保持一平坦增益是必要的。这些原因中部分原因列举如下:
[0004]-对于FM发射器的功率每增长ldB，该FM发射器的第N次谐波(harmonic)增长NdB。
[0005]-由于FM发射器具有宽的调频操作频率范围，例如65MHz?108MHz，FM发射器输出上的谐波电平(harmonics level)变得很重要。例如，在调频频率的较高频率，第9次谐波落入一 GSM频段。
[0006]-对于FM发射器，在120dBμ V上的理想信号被遍布在整个频率范围65MHz?108MHzο落入蜂窝频带(cellular band)内的相应谐波最多能为_120dBm(conducted),才能避免干扰蜂窝系统。
[0007]-如果FM发射器的增益是不平坦的，那么为了满足在65MHz需要的信号电平12(ΜΒμ V则会导致在108MHz上的输出电平较高，以及相应的蜂窝带内谐波将做出妥协(compromised)。
[0008]然而，如果FM发射器的增益在感兴趣的频率范围内是平坦的，则上述提及的问题将被最小化。
[0009]然而，当使用一外部的电感器(L)时，提供在宽频率范围内具有平坦增益的FM发射器存在一些限制因素。下面描述一些限制因素:
[0010]-外部电感器L的Q(quality)要在一宽频率操作范围内变化(例如，65MHz?108MHz)
[0011]-外部电感器L的Q随着制造商而变化。
[0012]-外部电感器L本身的频率响应在宽频率操作范围内变化很大。
[0013]由于具有这样的外部电感器特性，所以FM发射器中与外部电感器耦接的放大器的输出不能具有平坦的增益响应，因此在不严重影响FM发射器的成本以及尺寸的情况下，FM发射器在65MHz < f < 108MHz上很难获得平坦的增益响应。
[0014]因此，我们需要能够解决上述提及问题的系统。
【发明内容】
[0015]本发明实施例提供一种集成电路，以解决上述提及的技术问题。
[0016]本发明实施例提供一种集成电路,其包括:一放大器；一电容器阵列，与该放大器耦接并且并联，其中，该电容器阵列被配置为与一电感器并联耦接，该电感器位于该集成电路的外部，其中，该电容器阵列和该电感器形成一储能电路；一电阻器阵列，与该电容器阵列并联耦接，其中，该电阻器阵列用于提供该电容器阵列和该电阻器阵列的整体频率响应，在一预定频率范围内该整体频率响应的变化方向与该电感器的频率响应的变化方向相反。
[0017]可选的，该电阻器阵列可以嵌入在该电容器阵列中，在该电阻器阵列中的每一个电阻器包括偏置电阻，该偏置电阻的端由开关控制，该开关包括一 PN结。对于特定操作频率，当该电容器没有被选择时，在该电容器与该偏置电阻连接的节点处的负向信号摆动期间，该偏置电阻通过将该节点耦接到特定的偏置电压来确保该开关处于不导通状态，其中，该特定的偏置电压为较高的偏置电压。
[0018]上述集成电路通过增加与电容器阵列并联的电阻器阵列，使得该电容器阵列的频率响应可以被校正，进而使得放大器的输出可具有平坦的增益响应。
【专利附图】
【附图说明】
[0019]图1A示出在LC储能电路中的电容器阵列预校正之前，LC储能电路的整体响应；
[0020]图1B示出在LC储能电路中的电容器阵列预校正之后，LC储能电路的整体响应；
[0021]图2不出本发明提供的一放大器电路的一第一实施例；
[0022]图3以及图4A-4C示出本发明一实施例提供的电容器阵列的操作；
[0023]图5A示出本发明一实施例提供的该LC储能电路的电容器阵列的串联和并联等效电路；
[0024]图5B示出本发明一实施例提供的该LC储能电路的外部电感器的串联和并联等效电路；
[0025]图6示出本发明一实施例提供的LC等效储能电路的示意图；
[0026]图7示出实现电阻器以及电容器阵列的一第一实施例；
[0027]图8示出实现电阻器以及电容器阵列的一第二实施例。
【具体实施方式】
[0028]本发明涉及电子电路，尤其涉及能提高放大器的性能的电子电路。如下描述使得本领域技术人员能够制造或者使用本发明。任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以所附权利要求为准。
[0029]图1A以及图1B分别示出在LC储能电路中的电容器阵列预校正之前的LC储能电路的整体响应，以及该电容器阵列预校正之后的LC储能电路的整体响应；使用外部传感器会遇到放大器在感兴趣的频率范围内的增益不平衡问题，在此揭示了预先校正在该放大器内使用的电容器阵列的频率响应的技术。该技术提供的电容器阵列的频率响应以与外部电感器的频率响应相反的方向变化，如图1B所示，以代替允许与LC储能电路相关的电容器阵列具有平坦的响应，如图1A所示。其中图1B中标号I表示预校正后的LC储能电路的整体响应，图1B中标号2表示增加电阻器阵列且具有下降Q的电容器阵列的频率响应；图1B中标号3表示外部电感器的频率响应；图1A中标号I’表示预校正前的LC储能电路的整体响应，图1A中标号2’表不预校正前的原始电容器阵列的频率响应；图1A中标号3’表不外部电感器的频率响应。
[0030]通过采用电阻器阵列，在FM频率上以与外部电感器相反的方向成比例的改变芯片上电容器阵列的响应，以得到一平坦的响应。在低频，该电阻器阵列引进一较大的与LC储能电路(tank circuit)并联的并联电阻(Rp)。因此，电路Q值越高，导致的增益损失(gain loss)越小。在高频,该电阻器阵列引进一较小的与LC储能电路并联的并联电阻(Rp),以及，电路Q值越低，导致的增益损失越大。与外部的电感器L 一起，最终得到(netresult)的放大器振幅具有平坦响应。
[0031]为了更详细的描述本发明的特性，请联合附图并参考后面的描述。
[0032]图2是本发明提供的一放大器电路100的一第一实施例。该放大器电路包括:放大器110，与储能电路耦接，该储能电路包括电容器阵列102以及外部的电感器(L)112。该电感器(L) 112是一片外(off-chip)元件。该电容器阵列102在片上(on-chip)以及,在一实施例中，该电容器阵列102的电容器支路上的电容值和电阻值是二进制加权(binaryweighed)的，其从电容器阵列102的最低有效位(last significant bit, LSB)到最高有效位(mostsignificant bit,MSB),具体可如图3、图4A-4C所示。在一实施例中，通过增加与该电容器阵列102并联的电阻器阵列104，LC储能电路(包括电容器阵列102以及外部电感器(L) 112)的Q被保持。因此，通过使用该电阻器阵列104，该电容器阵列102的频率响应可以以与外部电感器(L)112相反的方向被预校正，所以抵消了外部电感器112的频率响应的影响。比如，该电阻器阵列通过按比例的降低该电容器阵列在预定频率范围内的Q值，以便对该电容器阵列的频率响应预校正。其中，图2中的PAOUT为放大器的输出口 ；其中，该电阻器阵列104包括多个电阻器分支，每一电阻器分支可以包括开关以及电阻器；该电容器阵列102包括多个电容器分支，每一电容器分支包括开关以及电容器。
[0033]因此，使用该电阻器阵列104来有效的影响LC储能电路(102，112)的Q。如果电阻器阵列104的所有电阻与地(ground)连接，则LC储能电路(102，112)的Q将比较低。如果电阻器阵列104的所有电阻都没有与地(ground)连接，则LC储能电路(102，112)的Q将比较闻O
[0034]该LC储能电路的谐振频率通过等式fs=l/ (2 V LpCp)给出，其中，Lp是LC储能电路中的外部电感器的值，Cp是LC储能电路中的电容器阵列的电容值。因此，在本实施例中，对于较高的操作频率，需要电容器阵列102中较少数目的电容器分支。然而，在该较高的操作频率上，电阻器阵列104中较多数目的电阻器分支与该LC储能电路(102，112)并联，其具有较小的并联电阻(Rp)的效果，所以在较高操作频率上具有较低的Q。
[0035]对于较低的操作频率，电容器阵列102中较多数目的电容器分支被使用。同时，在电阻器阵列104中较少数目的电阻器分支与该LC储能电路(102，112)并联，这导致较大的并联电阻Rp，所以，在该较低操作频率上具有一较高的Q。
[0036]在谐振频率上，LC储能电路(102，112)的Q决定了放大器100的峰值幅度(peakamplitude)。等式Q=Rp/ω Lp= ω RpCp给出了 Q值，所以，如果在整个FM频率期间LC储能电路(102，112)的Q被保持，则放大器的幅度也被保持。
[0037]图3以及图4A-4C示出本发明实施例提供的电容器阵列200(包括200a以及200b)的操作。参考图3，除了阵列200a用多个开关204表示MOS开关，以用于通过控制比特CSEL< 8:0 >来选择个别的电容器分支，以及在阵列200b中，当这些MOS开关处于导通(ON)状态时，使用多个电阻器204来表示MOS开关，图3所示出的阵列200a以及阵列200b基本相同，标号202表示电容器分支中的电容器。为了在最低频率上谐振，在电容器阵列200中使用最多数目的电容器，即，所有CSEL < 8:0 >处于导通(ON)状态。在仁=1/(211 V LpCmax)上的谐振频率是最低的，其中，Cfflax是电容器阵列中最多数目的电容器分支被使用时该电容器阵列的电容值。
[0038]为了在最高频率上谐振，在电容器阵列200中使用最少数目的电容器；即，仅仅CSEL < O >处于导通(ON)状态。在fs=l/(2 Ji V LpCmin)上的谐振频率是最高的，其中，Cmin是电容器阵列中最少数目的电容器分支被使用时该电容器阵列的电容值。
[0039]电容器阵列202的每一个分支具有相应的Q，该Q=Xe/R，R是每一个分支中开关的导通电阻值(ON resistance)。当从最低有效位(LSB)向最高有效位(MSB)过度时，电容器阵列200中一电容器分支中的电容值相对于其前一个电容器分支中的电容值是成2倍数增长的；电容器阵列200中的一电容器分支中的电阻值相对于前一个电容器分支中的电阻值是被减半的，(如图3和图4A-4C中的302，304，306所示)。
[0040]所以操作如下:
[0041]I)图3中电容器阵列200a/200b的每一个分支具有相同的Q值。
【权利要求】
1.一种集成电路，其特征在于，包括: 放大器； 电容器阵列，与该放大器耦接并且并联，其中，该电容器阵列被配置为与电感器并联耦接，该电感器位于该集成电路的外部，其中，该电容器阵列和该电感器形成一储能电路； 电阻器阵列，与该电容器阵列并联耦接，其中，该电阻器阵列用于提供该电容器阵列和该电阻器阵列的整体频率响应，在预定频率范围内该整体频率响应的变化方向与该电感器的频率响应的变化方向相反。
2.根据权利要求1所述的集成电路，其特征在于，该电阻器阵列确保该储能电路的整体Q在第一频率上的损失大于在第二频率上的损失，其中，该第一频率大于该第二频率。
3.根据权利要求1所述的集成电路，其特征在于，该电阻器阵列以与该电感器的频率响应相反的方向预校正该电容器阵列的频率响应。
4.根据权利要求1或者3所述的集成电路，其特征在于，当频率变高，通过增加与该电感器并联的该电阻器阵列中电阻器分支的数目，该电阻器阵列引进一与该电感器并联的降低的电阻值。
5.根据权利要求1所述的集成电路，其特征在于，当频率升高，该电容器阵列中与该电感器并联的电容器分支的数目减少，以及该电阻器阵列中与该电感器并联的电阻器分支的数目增加；当频率降低，该电容器阵列中与该电感器并联的电容器分支的数目增加，以及该电阻器阵列中与该电 感器并联的电阻器分支的数目减少；或者， 当频率升高，该电阻器阵列引进的与该储能电路并联的并联电阻降低；当频率降低，该电阻器阵列引进的与该储能电路并联的并联电阻升高。
6.根据权利要求1所述的集成电路，其特征在于，对于最低谐振频率，该电容器阵列中的所有电容器分支都与该电感器并联且在该电阻器阵列中所有电阻器分支都没有与该电感器并联，以及，对于最高谐振频率，该电阻器阵列中的所有电阻器分支都与该电感器并联以及该电容器阵列中的所有电容器分支都没有与该电感器并联。
7.根据权利要求1所述的集成电路，其特征在于，该电阻器阵列嵌入在该电容器阵列中，在该电阻器阵列中的每一个电阻器包括偏置电阻。
8.根据权利要求7所述的集成电路，其特征在于，当该偏置电阻被选择与该偏置电阻相关的电容器串联，该相关的电容器不作为该储能电路的一部分；当该偏置电阻被选择与该相关的电容器不串 联，该相关的电容器作为该储能电路的一部分。
9.根据权利要求1或者2所述的集成电路，其特征在于，在该预定频率范围内提供一平坦的频率响应。
10.根据权利要求1所述的集成电路，其特征在于，该电阻器阵列通过按比例的降低该电容器阵列在该预定频率范围内的Q值，对该电容器阵列的频率响应预校正，其中，当频率变高，该电容器阵列引进的与该储能电路并联的电阻变大。
11.根据权利要求7或者8所述的集成电路，其特征在于，该偏置电阻的端由开关控制，该开关包括一 PN结。
12.根据权利要求11所述的集成电路，其特征在于，对于特定操作频率，当该电容器没有被选择时，在该电容器与该偏置电阻连接的节点处的负向信号摆动期间，该偏置电阻通过将该节点耦接到特定的偏置电压来确保该开关处于不导通状态。
13.根据权利要求11所述的集成电路，其特征在于，当该开关处于不导通状态，该偏置电阻通过避免该开 关的非线性特性来减轻该放大器的谐波失真。
【文档编号】H03F1/00GK104052408SQ201410087688
【公开日】2014年9月17日 申请日期:2014年3月11日 优先权日:2013年3月11日
【发明者】刘荣全 申请人:联发科技（新加坡）私人有限公司