一种高线性频率调节范围的cmos压控振荡器的制造方法
【专利摘要】本发明提供了一种高线性频率调节范围的CMOS压控振荡器，包括互补交叉耦合晶体管差分对和LC并联谐振回路；所述LC并联谐振回路的两端分别与互补交叉耦合晶体管差分对的差分输出端VOUT+、差分输出端VOUT-连接；本发明提出了一种新的可变电容结构，其中包括三对并联连接的增强型PMOS可变电容管和两个电压转换器，该电压转换器除产生初始的控制电压VC外，还产生两个额外的控制电压VC-low和VC-high，这三个电压分别用于控制三对增强型PMOS管，该结构在很大程度上提高了可变电容的C-V特性，同时对频率调节范围的线性度影响不大。
【专利说明】—种高线性频率调节范围的CMOS压控振荡器
【技术领域】
[0001]本发明涉及电学领域，具体涉及一种高线性频率调节范围的CMOS压控振荡器。
【背景技术】
[0002]压控振荡器是射频收发系统比较重要的一部分，而由于缺乏高Q质的可变电容，所以在CMOS工艺中，高频调节范围的线性度成为设计的一个挑战。在CMOS工艺中有两种类型的MOS变容二极管:一种为增强型可变电容(AMOS)，另一种为反型层可变电容(MOS)，这两者都表现出高度非线性C-V特性，从而导致VCO的频率调节范围呈非线性。
【发明内容】
[0003]为解决上述技术问题，本发明提供了一种高线性频率调节范围的CMOS压控振荡器，该高线性频率调节范围的CMOS压控振荡器通过
[0004]本发明通过以下技术方案得以实现。
[0005]本发明提供的一种高线性频率调节范围的CMOS压控振荡器，包括互补交叉耦合晶体管差分对和LC并联谐振回路；所述LC并联谐振回路的两端分别与互补交叉耦合晶体管差分对的差分输出端V0UT+、差分输出端VOUT-连接。
[0006]所述互补交叉耦合晶体管差分对包括一组PMOS晶体管差分对和一组NMOS晶体管差分对，所述PMOS晶体管差分对包括PMOS晶体管M7和PMOS晶体管M8，所述NMOS晶体管差分对包括NMOS晶体管M5和NMOS晶体管M6 ;所述PMOS晶体管M7的源级和PMOS晶体管M8的源级均与电源VDD端连接，所述PMOS晶体管M7的栅极与PMOS晶体管M8的漏极连接，所述PMOS晶体管M7的漏极与PMOS晶体管M8的栅极连接；所述NMOS晶体管M5的源级和NMOS晶体管M6的源级均与电源地VSS端连接，所述NMOS晶体管M5的栅极和NMOS晶体管M6的漏极连接，所述NMOS晶体管M5的漏极和NMOS晶体管M6的栅极连接。
[0007]所述LC并联谐振回路由电感LO和可变电容并联构成。
[0008]所述可变电容包括PMOS可变电容晶体管和电压转换电路，所述电压转换电路的电压输出端与PMOS可变电容管的控制电压输入端连接。
[0009]所述电压转换电路包括NMOS晶体管Mn、PMOS晶体管Mp、电阻Rn和电阻Rp，所述NMOS晶体管Mn的漏极与电源VDD端连接，栅极与控制电压VC端连接，源级经电阻Rn与电源地VSS端连接，且所述NMOS晶体管Mn的源级与电阻Rn之间设置有控制电压VC-1ow输出端；所述PMOS晶体管Mp的漏极与电源地VSS端连接，栅极与控制电压VC端连接，源级经电阻Rp与电源VDD端连接，且所述PMOS晶体管Mp的源级与电阻Rp之间设置有控制电压VC-high输出端。
[0010]所述PMOS可变电容晶体管包括第一组PMOS可变电容晶体管Mla和Mlb、第二组PMOS可变电容晶体管M2a和M2b、第三组PMOS可变电容晶体管M3a和M3b，所述PMOS可变电容晶体管Mla、M2a和M3a的栅极均与差分输出端VOUT+连接，PMOS可变电容晶体管Mlb、M2b和M3b的栅极均与差分输出端VOUT-连接；所述第一组PMOS可变电容晶体管Mla和Mlb的源级相连且与控制电压VC-1ow输出端连接，所述第二组PMOS可变电容晶体管M2a和M2b的源级相连且与控制电压VC端连接，所述第三组PMOS可变电容晶体管M3a和M3b的源级相连且与控制电压VC-high输出端连接；所述PMOS可变电容晶体管Mla、Mlb、M2a、M2b、M3a和M3b的源级和漏极均与电源地VSS端连接。
[0011]本发明的有益效果在于:提出了一种新的可变电容结构，其中包括三对并联连接的增强型PMOS可变电容管和两个电压转换器，该电压转换器除产生初始的控制电压VC外，还产生两个额外的控制电压VC_low和VC_high，这三个电压分别用于控制三对增强型PMOS管，该结构在很大程度上提高了可变电容的C-V特性，同时对频率调节范围的线性度影响不大。
【专利附图】
【附图说明】
[0012]图1是本发明的电路图；
[0013]图2是本发明的电压转换电路图；
[0014]图3是本发明中可变电容的C-V特性曲线；
[0015]图4是图1的频率调节仿真图；
[0016]图5是图1的相位噪声仿真图。
【具体实施方式】
[0017]下面进一步描述本发明的技术方案，但要求保护的范围并不局限于所述。
[0018]如图1所示的一种高线性频率调节范围的CMOS压控振荡器，包括互补交叉耦合晶体管差分对和LC并联谐振回路；所述LC并联谐振回路的两端分别与互补交叉耦合晶体管差分对的差分输出端V0UT+、差分输出端VOUT-连接。
[0019]所述互补交叉耦合晶体管差分对包括一组PMOS晶体管差分对和一组NMOS晶体管差分对，所述PMOS晶体管差分对包括PMOS晶体管M7和PMOS晶体管M8，所述NMOS晶体管差分对包括NMOS晶体管M5和NMOS晶体管M6 ;所述PMOS晶体管M7的源级和PMOS晶体管M8的源级均与电源VDD端连接，所述PMOS晶体管M7的栅极与PMOS晶体管M8的漏极连接，所述PMOS晶体管M7的漏极与PMOS晶体管M8的栅极连接；所述NMOS晶体管M5的源级和NMOS晶体管M6的源级均与电源地VSS端连接，所述NMOS晶体管M5的栅极和NMOS晶体管M6的漏极连接，所述NMOS晶体管M5的漏极和NMOS晶体管M6的栅极连接。
[0020]所述LC并联谐振回路由电感LO和可变电容并联构成。
[0021]所述可变电容包括PMOS可变电容晶体管和电压转换电路，所述电压转换电路的电压输出端与PMOS可变电容管的控制电压输入端连接。
[0022]如图2所示，电压转换电路包括NMOS晶体管Mn、PMOS晶体管Mp、电阻Rn和电阻Rp,所述NMOS晶体管Mn的漏极与电源VDD端连接，栅极与控制电压VC端连接，源级经电阻Rn与电源地VSS端连接，且所述NMOS晶体管Mn的源级与电阻Rn之间设置有控制电压VC-1ow输出端；所述PMOS晶体管Mp的漏极与电源地VSS端连接，栅极与控制电压VC端连接，源级经电阻Rp与电源VDD端连接，且所述PMOS晶体管Mp的源级与电阻Rp之间设置有控制电压VC-high输出端。
[0023]所述PMOS可变电容晶体管包括第一组PMOS可变电容晶体管Mla和Mlb、第二组PMOS可变电容晶体管M2a和M2b、第三组PMOS可变电容晶体管M3a和M3b，所述PMOS可变电容晶体管Mla、M2a和M3a的栅极均与差分输出端VOUT+连接，PMOS可变电容晶体管Mlb、M2b和M3b的栅极均与差分输出端VOUT-连接；所述第一组PMOS可变电容晶体管Mla和Mlb的源级相连且与控制电压VC-1ow输出端连接，所述第二组PMOS可变电容晶体管M2a和M2b的源级相连且与控制电压VC端连接，所述第三组PMOS可变电容晶体管M3a和M3b的源级相连且与控制电压VC-high输出端连接；所述PMOS可变电容晶体管Mla、Mlb、M2a、M2b、M3a和M3b的源级和漏极均与电源地VSS端连接。
[0024]第一组PMOS可变电容晶体管Mla和Mlb、第二组PMOS可变电容晶体管M2a和M2b、第三组PMOS可变电容晶体管M3a和M3b分别由对应的控制电压VC_low，控制电压VC和控制电压VC_high三个电压控制。其中控制电压VC_low和控制电压VC_high两个电压由VC通过电压转换电路得到。
[0025]本发明中的可变电容的C-V特性曲线如图3所示，其中虚线为全部MOS可变电容管都由VC电压控制，即没有采用电压转换时的C-V特性曲线，实线为采用电压转换时的C-V特性曲线。
[0026]该电路基于0.35 μ mCMOS工艺进行仿真，为了验证本发明提出的采用电压转换器的可变电容结构的线性度得到了提高，我们同时仿真了未采用电压转换器的vco(即所有变容管由VC电压控制)，从而将两者仿真结果进行对比。如图4所示的仿真图为频率调节仿真曲线，其中实线为采用了电压转换器的仿真结果，虚线为没有采用电压转换器的仿真结果，从图中我们可以看出，实线的频率调节线性度改善了很多。当控制电压VC从OV变化到3.3V时，频率从1.68GHz变化到2.35GHz，因此频率调节范围大约为33.25%，满足设计要求。
[0027]相位噪声基于频率为2GHz时进行仿真，仿真结果如图5所示，其中实线为采用了电压转换器的仿真结果，虚线为没有采用电压转换器的仿真结果，由图可知，采用了电压转换器的相位噪声的仿真结果优于没有采用电压转换器的仿真结果。
【权利要求】
1.一种高线性频率调节范围的CMOS压控振荡器，包括互补交叉耦合晶体管差分对和LC并联谐振回路，其特征在于:所述LC并联谐振回路的两端分别与互补交叉耦合晶体管差分对的差分输出端V0UT+、差分输出端VOUT-连接。
2.如权利要求1所述的高线性频率调节范围的CMOS压控振荡器，其特征在于:所述互补交叉耦合晶体管差分对包括一组PMOS晶体管差分对和一组NMOS晶体管差分对，所述PMOS晶体管差分对包括PMOS晶体管M7和PMOS晶体管M8，所述NMOS晶体管差分对包括NMOS晶体管M5和NMOS晶体管M6 ;所述PMOS晶体管M7的源级和PMOS晶体管M8的源级均与电源VDD端连接，所述PMOS晶体管M7的栅极与PMOS晶体管M8的漏极连接，所述PMOS晶体管M7的漏极与PMOS晶体管M8的栅极连接；所述NMOS晶体管M5的源级和NMOS晶体管M6的源级均与电源地VSS端连接，所述NMOS晶体管M5的栅极和NMOS晶体管M6的漏极连接，所述NMOS晶体管M5的漏极和NMOS晶体管M6的栅极连接。
3.如权利要求1所述的高线性频率调节范围的CMOS压控振荡器，其特征在于:所述LC并联谐振回路由电感LO和可变电容并联构成。
4.如权利要求3所述的高线性频率调节范围的CMOS压控振荡器，其特征在于:所述可变电容包括PMOS可变电容晶体管和电压转换电路，所述电压转换电路的电压输出端与PMOS可变电容管的控制电压输入端连接。
5.如权利要求4所述的高线性频率调节范围的CMOS压控振荡器，其特征在于:所述电压转换电路包括NMOS晶体管Mn、PMOS晶体管Mp、电阻Rn和电阻Rp，所述NMOS晶体管Mn的漏极与电源VDD端连接，栅极与控制电压VC端连接，源级经电阻Rn与电源地VSS端连接，且所述NMOS晶体管Mn的源级与电阻Rn之间设置有控制电压VC-1ow输出端；所述PMOS晶体管Mp的漏极与电源地VSS端连接，栅极与控制电压VC端连接，源级经电阻Rp与电源VDD端连接，且所述PMOS晶体管Mp的源级与电阻Rp之间设置有控制电压VC-high输出端。
6.如权利要求4所述的高线性频率调节范围的CMOS压控振荡器，其特征在于:所述PMOS可变电容晶体管包括第一组PMOS可变电容晶体管Mla和Mlb、第二组PMOS可变电容晶体管M2a和M2b、第三组PMOS可变电容晶体管M3a和M3b，所述PMOS可变电容晶体管Mia、M2a和M3a的栅极均与差分输出端VOUT+连接，PMOS可变电容晶体管Mlb、M2b和M3b的栅极均与差分输出端VOUT-连接；所述第一组PMOS可变电容晶体管Mla和Mlb的源级相连且与控制电压VC-1ow输出端连接，所述第二组PMOS可变电容晶体管M2a和M2b的源级相连且与控制电压VC端连接，所述第三组PMOS可变电容晶体管M3a和M3b的源级相连且与控制电压VC-high输出端连接；所述PMOS可变电容晶体管Mla、Mlb、M2a、M2b、M3a和M3b的源级和漏极均与电源地VSS端连接。
【文档编号】H03L7/099GK104333379SQ201410617888
【公开日】2015年2月4日 申请日期:2014年11月5日 优先权日:2014年11月5日
【发明者】杨洁, 彭侨, 邹江 申请人:遵义师范学院