D/A转换器、电路装置、振荡器、电子设备以及移动体的制作方法
本发明涉及d/a转换器、电路装置、振荡器、电子设备以及移动体等。
背景技术：
一直以来，在温度补偿型振荡器等振荡器用的电路装置、驱动液晶面板的显示驱动器的电路装置等中，使用将数字数据转换为模拟电压的d/a转换器。例如在温度补偿型振荡器用的电路装置中，在频率控制数据的d/a转换中使用d/a转换器。或者，在对温度检测电压进行a/d转换的a/d转换部中使用d/a转换器。在显示驱动器的电路装置中，作为从多个灰度等级电压中选择与显示数据对应的灰度等级电压的电路，使用d/a转换器。例如在专利文献1中，公开了显示驱动器的电路装置中使用的d/a转换器的结构例。
在专利文献1所公开的d/a转换器中，通过从所输入的多个电压中选择与输入数据对应的电压，输出与输入数据对应的d/a转换电压。d/a转换器所具有的电压选择电路具有多个选择器模块(block)，通过这多个选择器模块，以所谓的淘汰赛(tournament)方式选择电压，由此，求出与输入电压对应的d/a转换电压。
专利文献1：日本特开2009-118457号公报
在这样的d/a转换器中，对低耗电化存在要求。例如d/a转换器具有电压生成电路，电压生成电路通过串联连接的多个电阻对电源电压进行电压分割，由此，生成向电压选择电路输入的多个电压。而且，在该串联连接的多个电阻中始终流过电流。因此，为了实现d/a转换器的低耗电化，期望使向电压生成电路供给的电源电压成为尽可能低的电压。此外，即使是d/a转换器以外的电路装置的其他电路的低耗电化的意思，也期望使电源电压成为尽可能低的电压。
但是，构成电压选择电路的选择器由p型、n型晶体管构成，可知当电源电压变低时，难以满足这些晶体管的导通条件、截止条件等各种条件。
技术实现要素：
根据本发明的几个方式，可提供一种能够实现低耗电化并且进行适当的电压选择而输出d/a转换电压的d/a转换器、电路装置、振荡器、电子设备以及移动体等。
本发明的一个方式涉及d/a转换器，其中，该d/a转换器包含：解码器，其进行输入数据的解码处理，输出控制信号；电压生成电路，其生成并输出多个电压；以及电压选择电路，其根据来自所述电压生成电路的所述多个电压和来自所述解码器的所述控制信号，从所述多个电压中选择与所述输入数据对应的电压作为d/a转换电压并输出，所述电压选择电路包含多级的选择器模块，在该多级的选择器模块中，前级的选择器模块所具有的选择器的输出被输入到后级的选择器模块所具有的选择器，向所述多级的选择器模块的第一级的选择器模块输入所述多个电压，所述多级的选择器模块的最终级的选择器模块输出所述d/a转换电压，所述多级的选择器模块分别由多个晶体管构成，在构成选择器模块的多个晶体管中，离电源节点远的一侧的第二晶体管被设定为比离所述电源节点近的一侧的第一晶体管低的阈值电压。
根据本发明的一个方式，将电压生成电路所生成的多个电压输入到电压选择电路的第一级的选择器模块，并通过基于来自解码器的控制信号的电压选择，而从最终级的选择器模块输出与输入数据对应的d/a转换电压。而且，在构成选择器模块的多个晶体管中，离电源节点远的一侧的第二晶体管被设定为比离电源节点近的一侧的第一晶体管低的阈值电压。这样，例如即使在为了低耗电化而使电源电压为低电压的情况下，通过将离电源节点远的一侧的第二晶体管设定为较低的阈值电压，也能够通过电压选择电路实现适当的电压选择。因此，可提供能够实现低耗电化并且进行适当的电压选择而输出d/a转换电压的d/a转换器。
此外，在本发明的一个方式中，可以是，在构成所述选择器模块的所述多个晶体管中，离高电位侧电源节点远的一侧的第二p型晶体管被设定为比离所述高电位侧电源节点一侧近的第一p型晶体管低的阈值电压，离低电位侧电源节点远的一侧的第二n型晶体管被设定为比离所述低电位侧电源节点近的一侧的第一n型晶体管的阈值电压低的阈值电压。
这样，对于p型晶体管，将离高电位侧电源节点远的一侧的第二p型晶体管的阈值电压设定为较低的电压，对于n型晶体管，将离低电位侧电源节点远的一侧的第二n型晶体管的阈值电压设定为较低的电压，由此，能够兼顾低耗电化和适当的电压选择。
此外，在本发明的一个方式中，可以是，所述第一晶体管是阈值电压的典型值为第一阈值电压的第一种类的晶体管，所述第二晶体管是所述阈值电压的典型值为比所述第一阈值电压低的第二阈值电压的第二种类的晶体管。
这样，通过晶体管的种类的设定，能够将第二晶体管的阈值电压设定为较低的电压。
此外，在本发明的一个方式中，可以是，所述第一晶体管与所述第二晶体管的栅极长度不同。
这样，能够通过栅极长度的设定，进行第二晶体管等的阈值电压的微调。
此外，在本发明的一个方式中，可以是，在构成所述选择器模块的所述多个晶体管中，比所述第二晶体管远离所述电源节点一侧的第三晶体管被设定为比所述第二晶体管低的阈值电压。
这样，通过将比第二晶体管离电源节点远的一侧的第三晶体管的阈值电压设定为较低的电压，即使在电源电压被设定为更低电压的情况等下，也能够兼顾低耗电化和适当的电压选择。
此外，在本发明的一个方式中，可以是，所述第一晶体管是阈值电压的典型值为第一阈值电压的第一种类的晶体管，所述第二晶体管是所述阈值电压的典型值为比所述第一阈值电压低的第二阈值电压的第二种类的晶体管，所述第三晶体管是所述阈值电压的典型值为比所述第二阈值电压低的第三阈值电压的第三种类的晶体管。
这样，能够通过晶体管的种类的设定，将第二、第三晶体管的阈值电压设定为较低的电压。
此外，在本发明的一个方式中，可以是，所述第一、第二、第三晶体管中的至少1个晶体管的栅极长度与所述第一、第二、第三晶体管中的其他晶体管的栅极长度不同。
这样，能够通过栅极长度的设定，进行第二、第三晶体管等的阈值电压的微调等。
此外，在本发明的一个方式中，可以是，所述第一晶体管与所述第二晶体管的晶体管的制造工艺参数不同，由此，被设定为不同的阈值电压。
这样，能够通过晶体管的制造工艺参数的设定，将第二晶体管的阈值电压设定为较低的电压。
此外，在本发明的一个方式中，可以是，构成所述最终级的选择器模块的至少1个晶体管的栅极长度比构成所述最终级的选择器模块的其他晶体管的栅极长度长。
这样，在构成最终级的选择器模块的多个晶体管中，能够实现用于满足导通条件、截止条件等各种条件的阈值电压的微调。
此外，在本发明的一个方式中，可以是，构成所述最终级的选择器模块的至少1个晶体管的栅极长度比构成所述第一级的选择器模块的晶体管的栅极长度长。
这样，与构成第一级的选择器模块的晶体管相比，能够通过栅极长度的设定，对严格满足导通条件等的、构成最终级的选择器模块的晶体管的阈值电压进行微调。
此外，在本发明的一个方式中，可以是，构成所述最终级的选择器模块的至少1个晶体管是衬底电压被控制的晶体管。
这样，能够通过衬底电压的控制，对严格满足导通条件等的、构成最终级的选择器模块的晶体管的阈值电压进行微调。
此外，在本发明的一个方式中，可以是，所述最终级的选择器模块的选择器是从前级的选择器模块输入i个(i≥3)电压、并输出1个所述d/a转换电压的选择器。
这样，例如与将2输入/1输出的选择器用作最终级的选择器的情况相比，能够使构成最终级的选择器的晶体管的输入电压范围变窄，能够容易地对满足晶体管的导通条件等的阈值电压进行设定。
此外，本发明的其他方式涉及电路装置，其中，该电路装置包含：上述d/a转换器；以及电源电路，其向所述d/a转换器供给电源电压，所述电源电路具有生成基准电压的基准电压生成电路，将由所述基准电压生成电路生成的所述基准电压作为所述电源电压供给至所述d/a转换器，其中，所述基准电压是根据晶体管的功函数差而生成的。
这样，如果将基准电压生成电路根据功函数差而生成的电源电压供给至d/a转换器，则与使用其他电路方式的基准电压生成电路的情况相比，实现了低耗电化。而且，即使在由这样的基准电压生成电路生成的电源电压为较低的电压的情况下，由于d/a转换器能够进行适当的电压选择，因此，也能够兼顾低耗电化和适当的电压选择。
此外，本发明的其他方式涉及包含上述d/a转换器的电路装置，其中，该电路装置包含：a/d转换部，其进行来自温度传感器部的温度检测电压的a/d转换，输出温度检测数据；处理部，其根据所述温度检测数据进行振荡频率的温度补偿处理，输出所述振荡频率的频率控制数据；以及振荡信号生成电路，其使用振子和来自所述处理部的所述频率控制数据，生成通过所述频率控制数据而设定的所述振荡频率的振荡信号，所述振荡信号生成电路包含：d/a转换部，其包含所述d/a转换器，进行来自所述处理部的所述频率控制数据的d/a转换；以及振荡电路，其使用所述d/a转换部的输出电压和所述振子，生成所述振荡信号。
这样，能够使用耗电低且可进行适当的电压选择的d/a转换器来进行频率控制数据的d/a转换，能够兼顾实现电路装置的低耗电化和性能提高。
此外，本发明的其他方式涉及包含上述电路装置和所述振子的振荡器。
此外，本发明的其他方式涉及包含上述d/a转换器的电子设备。
此外，本发明的其他方式涉及包含上述d/a转换器的移动体。
附图说明
图1是本实施方式的d/a转换器的结构例。
图2是电压选择电路、电压生成电路的结构例。
图3a、图3b是晶体管的导通条件、截止条件的说明图。
图4a、图4b是本实施方式的阈值电压设定方法的说明图。
图5是针对由截止泄漏电流产生的问题点的说明图。
图6a～图6d是通过栅极长度调整阈值电压的方法的说明图。
图7a～图7c是通过衬底电压的控制调整阈值电压的方法的说明图。
图8是阈值电压的设定的具体例。
图9是阈值电压的设定的另一具体例。
图10a是电路装置、电子设备的结构例，图10b是基准电压生成电路的第一结构例。
图11是基准电压生成电路的第二结构例。
图12是本实施方式的电路装置的结构例。
图13是本实施方式的电路装置的详细的结构例。
图14a、图14b是温度补偿处理的说明图。
图15是d/a转换部的详细的结构例。
图16是d/a转换部的更详细的结构例。
图17a、图17b、图17c是pwm调制的说明图。
图18a、图18b、图18c是振荡器、电子设备、移动体的结构例。
标号说明
bla～blf：选择器模块；r1～r23：电阻；sa1～sa12、sb1～sb6、sf：选择器；ta1～ta24、tb1～tb12、tf1～tf6：晶体管；10：温度传感器部；20：a/d转换部；30：解码器；32：电压生成电路；40：电压选择电路；42：衬底电压控制电路；44：电源电路；45：基准电压生成电路；50：处理部；60：运算部；70：输出部；80：d/a转换部；90：调制电路；100：d/a转换器；104；106：解码器；120：滤波电路；140：振荡信号生成电路；150：振荡电路；160：缓冲电路；206：汽车；207：车体；208：控制装置；209：车轮；400：振荡器；410：封装；420：振子；500：电路装置；510：通信部；520：处理部；530：操作部；540：显示部；550：存储部；560：开关调节器。
具体实施方式
以下，对本发明的优选的实施方式进行详细说明。另外，以下说明的本实施方式并非对权利要求书中记载的本发明的内容进行不当地限定，作为本发明的解决手级，本实施方式中说明的结构不一定全部都是必须的。
1.d/a转换器的结构
在图1中示出了本实施方式的d/a转换器的结构例。d/a转换器包含解码器30、电压生成电路32、电压选择电路40。另外，d/a转换器的结构不限于图1的结构，能够实施省略其一部分结构要素、或者追加其他结构要素等各种变形。
解码器30(开关控制电路)进行输入数据di的解码处理，输出控制信号sc1～sci(i是2以上的整数)。输入数据di是作为d/a转换对象的数据。控制信号sc1～sci是使构成电压选择电路40具有的选择器的晶体管导通或者截止的信号。根据sc1～sci的各控制信号的电平，与各控制信号对应的晶体管(控制信号或者其反相信号被输入到栅极的晶体管)导通或者截止。控制信号sc1与输入数据di的低位比特对应，控制信号sci与输入数据di的高位比特对应。由于解码器30所进行的解码处理是公知的处理，因此，省略详细的说明。
电压生成电路32生成多个电压v1～vj(j是2以上的整数)并输出。例如电压生成电路32具有在电源间(高电位侧电源vdda与低电位侧电源vss之间)串联连接的多个电阻，将被这多个电阻进行电压分割后的电压作为多个电压v1～vj而输出。这多个电压v1～vj是将电源间(vdda、vss间)的电压例如等分割而得的电压。但是，多个电压v1～vj可以是用于液晶面板等显示面板上的图像显示的灰度等级电压。在该情况下，多个电压v1～vj是与显示面板的灰度特性对应的电压。
电压选择电路40根据多个电压v1～vj进行电压选择，输出d/a转换电压vdq。具体而言，电压选择电路40根据来自电压生成电路32的多个电压v1～vj、来自解码器30的控制信号sc1～sci，从多个电压v1～vj中选择与输入数据di对应的电压作为d/a转换电压vdq并输出。即，将对输入数据di进行d/a转换而得的电压作为d/a转换电压vdq而输出。
电压选择电路40包含多个选择器模块bla、blb、blc…blf。选择器模块的级数至少是2级以上。bla…blf的各选择器模块由1个或者多个选择器构成，各选择器由例如mos型的晶体管构成。而且，前级的选择器模块所具有的选择器的输出向后级的选择器模块所具有的选择器输入。具体而言，第一级(前级)的模块bla所具有的选择器的输出向第二级(后级)的选择器模块blb输入。第二级(前级)的选择器模块blb所具有的选择器的输出向第三级(后级)的选择器模块blc输入。最终级的选择器模块blf输入有其前级的选择器模块所具有的选择器的输出，进行电压选择而输出d/a转换电压vdq。
在第一级的选择器模块bla中输入有来自电压生成电路32的多个电压v1～vj。而且最终级的选择器模块blf输出d/a转换电压vdq。具体而言，电压选择电路40通过选择器模块bla～blf，以所谓的淘汰赛方式进行电压选择，输出最终的d/a转换电压vdq。淘汰赛方式是如下的电压选择方式：选择器模块的各选择器根据控制信号进行电压选择，由此，从向选择器输入的多个电压中选择1个电压，从而与选择器对应的模块的电压依次胜出而被选择。
多级的选择器模块bla～blf分别由多个晶体管(例如p型晶体管、n型晶体管)构成。具体而言，各选择器模块bla～blf具有1个或者多个选择器，该选择器由多个晶体管构成。
而且，在本实施方式中，在构成选择器模块(至少是最终级的选择器模块)的多个晶体管中，离电源节点(vdda、vss)远的一侧的第二晶体管被设定为比离电源节点近的一侧的第一晶体管低的阈值电压。具体而言，在构成选择器模块(bla～blf)的多个晶体管中，离高电位侧电源节点(vdda)远的一侧的第二p型晶体管被设定为比离高电位侧电源节点近的一侧的第一p型晶体管低的阈值电压。此外，离低电位侧电源节点(vss)远的一侧的第二n型晶体管被设定为比离低电位侧电源节点近的一侧的第一n型晶体管的阈值电压低的阈值电压。
这里，离电源节点远的一侧的晶体管是指，相比于离电源节点近的一侧的晶体管，晶体管的输入电压(输入电压范围)是更偏离电源电压的电压(与电源电压之差较大的电压)的晶体管。在设离电源节点近的一侧的第一晶体管的输入电压为vin1、离电源节点远的一侧的第二晶体管的输入电压为vin2、电源电压为vpwr的情况下，例如，|vpwr-vin2|＞|vpwr-vin1|成立。
具体而言，在设离高电位侧电源节点近的一侧的第一p型晶体管的输入电压为vinp1、离高电位侧电源节点远的一侧的第二p型晶体管的输入电压为vinp2、高电位侧电源电压为vdda的情况下，例如vdda-vinp2＞vdda-vinp1成立。在设离低电位侧电源节点近的一侧的第一n型晶体管的输入电压为vinn1、离低电位侧电源节点远的一侧的第二n型晶体管的输入电压为vinn2、低电位侧电源电压为vss的情况下，例如vinn2-vss＞vinn1-vss成立。另外，在本实施方式中，为了简化说明，将vdda、vss适当地用作表示电源的符号，或者用作表示电源电压的符号。
例如图1的选择器模块bla能够包含输入电压v1、v2且输出v1、v2的任意一个的第一选择器以及输入电压v3、v4且输出v3、v4的任意一个的第二选择器。在该情况下，构成第二选择器(v3、v4)的晶体管(n型)是比构成第一选择器(v1、v2)的晶体管(n型)远离低电位侧电源vss的节点一侧的晶体管。
此外，选择器模块bla能够包含输入电压vj-2、vj-3且输出vj-2、vj-3的任意一个的第三选择器以及输入电压vj、vj-1且输出vj、vj-1的任意一个的第4选择器。在该情况下，构成第三选择器(vj-2、vj-3)的晶体管(p型)是比构成第4选择器(vj、vj-1)的晶体管(p型)远离高电位侧电源vdda的节点一侧的晶体管。
图2示出电压选择电路40、电压生成电路32的详细的结构例。另外，电压选择电路40、电压生成电路32的结构不限于图2的结构，能够实施省略其一部分结构要素、或者追加其他结构要素等各种变形。例如在图2中示出了电压生成电路32生成24个电压v1～v24，这些电压v1～v24被输入到电压选择电路40的例子，但生成以及输入的多个电压的个数不限于此。此外，在图2中示出了构成第一级的选择器模块bla的选择器是2输入/1输出的选择器的例子，但也可以是例如4输入/1输出的选择器等其他结构的选择器。第二级、最终级的选择器模块blb、blf也同样如此。此外，在图2中示出了选择器模块的级数为3级的情况，但选择器模块的级数也可以是4级以上。此外，电压生成电路32可以通过电阻分割以外的方法生成多个电压。
在图2中，电压生成电路32具有在高电位侧电源vdda的节点与低电位侧电源vss(gnd)的节点之间串联连接的多个电阻r1～r23。电压生成电路32通过基于这些电阻r1～r23的电压分割，生成并输出多个电压v1～v24。
电压选择电路40包含选择器模块bla、blb、blf。bla、blb、blf分别是第一级(初级)、第二级、最终级的选择器模块。
第一级的选择器模块bla包含选择器sa1～sa12。sa1～sa12的各选择器是2输入/1输出的选择器，由2个晶体管构成。
具体而言，sa1～sa6的各选择器由2个n型晶体管构成。例如选择器sa1由n型晶体管ta1、ta2构成，选择器sa2由n型晶体管ta3、ta4构成。其他选择器sa3～sa6也同样如此。另一方面，sa7～sa12的各选择器由2个p型晶体管构成。例如选择器sa7由p型晶体管ta13、ta14构成，选择器sa8由p型晶体管ta15、ta16构成。其他选择器sa9～sa12也同样如此。
而且，在该第一级的选择器模块bla中输入有来自电压生成电路32的多个电压v1～v24。具体而言，选择器sa1输入有电压v1、v2，选择v1、v2的任意一个，向后级的选择器模块blb(选择器sb1)输出。选择器sa2输入有电压v3、v4，选择v3、v4的任意一个，向后级的选择器模块blb(选择器sb2)输出。其他选择器sa3～sa12也同样如此。
第二级的选择器模块blb包含选择器sb1～sb6。sb1～sb6的各选择器是2输入/1输出的选择器，由2个晶体管构成。具体而言，sb1～sb3的各选择器由2个n型晶体管构成。例如选择器sb1由n型晶体管tb1、tb2构成。其他选择器sb2、sb3也同样如此。另一方面，sb4～sb6的各选择器由2个p型晶体管构成。例如选择器sb4由p型晶体管tb7、tb8构成。其他选择器sb5、sb6也同样如此。
而且，在该第二级的选择器模块blb中输入有由第一级(前级)的选择器模块bla选择的多个电压。具体而言，选择器sb1输入有由前级的选择器sa1、sa2选择的2个电压，选择这2个电压的任意一个，向后级(最终级)的选择器模块blf的选择器sf输出。选择器sb2输入有由前级的选择器sa3、sa4选择的2个电压，选择这2个电压的任意一个，向后级的选择器模块blf的选择器sf输出。其他选择器sb3～sb6也同样如此。
最终级的选择器模块blf由6输入/1输出的选择器sf构成。该选择器sf由n型晶体管tf1～tf3和p型晶体管tf4～tf6构成。而且选择器sf输入有由前级的选择器模块blb的选择器sb1～sb6选择的6个电压，选择这6个电压的任意一个，并作为d/a转换电压vdq而输出。
构成第一级的选择器模块bla的晶体管ta1～ta24通过来自图1的解码器30的1比特的控制信号sc1(开关控制信号)而被导通、截止控制。控制信号sc1是与输入数据的低位的1比特对应的信号。例如在控制信号sc1是低电平(逻辑电平为“0”)的情况下，第奇数个的晶体管ta1、ta3、ta5…ta23导通。另一方面，在控制信号sc1为高电平(逻辑电平为“1”)的情况下，第偶数个的晶体管ta2、ta4、ta6…ta24导通。即，第奇数个的晶体管与第偶数个的晶体管彼此排他地导通或者截止。该排他的导通、截止能够通过使用控制信号sc1和其反相信号来实现。
构成第二级的选择器模块blb的晶体管tb1～tb12通过来自解码器30的1比特的控制信号sc2而被导通、截止控制。例如在控制信号sc2为低电平(“0”)的情况下，第奇数个的晶体管tb1、tb3…tb11导通。另一方面，在控制信号sc2为高电平(“1”)的情况下，第偶数个的晶体管tb2、tb4…tb12导通。即，第奇数个的晶体管与第偶数个的晶体管彼此排他地导通或者截止。该排他的导通、截止能够通过使用控制信号sc2和其反相信号来实现。
构成最终级的选择器模块blf的晶体管tf1～tf6通过来自解码器30的例如3比特的控制信号sc3～sc5而被导通、截止控制。例如通过控制信号sc3～sc5，6个晶体管tf1～tf6的任意1个晶体管导通，其他晶体管截止。由此，实现6输入/1输出的选择器sf。
这样，在本实施方式中，在多级的选择器模块bla、blb、blf中，前级的选择器模块所具有的选择器的输出被输入到后级的选择器模块所具有的选择器。第一级(前级)的选择器模块bla所具有的选择器sa1～sa12的输出被输入到第二级(后级)的选择器模块blb所具有的选择器sb1～sb6。第二级(前级)的选择器模块blb所具有的选择器sb1～sb6的输出被输入到最终级(后级)的选择器模块blf所具有的选择器sf。而且在第一级的选择器模块bla中输入有多个电压v1～v24，通过所谓的淘汰赛方式进行电压选择，由此，从最终级的选择器模块blf输出了输入数据di的d/a转换电压vdq。
此外，多级的选择器模块bla、blb、blf分别由多个晶体管构成。例如选择器模块bla由晶体管ta1～ta24构成。选择器模块blb由晶体管tb1～tb12构成。选择器模块blf由晶体管tf1～tf6构成。
而且，在这多个晶体管中，离电源节点(vdda、vss)远的一侧的晶体管被设定为比离电源节点(vdda、vss)近的一侧的晶体管低的阈值电压。
例如在最终级的模块blf中，p型晶体管tf5(第二晶体管)是比p型晶体管tf6(第一晶体管)离高电位侧电源vdda远的节点一侧的晶体管。因此，tf5的阈值电压vtpm被设定为比tf6的阈值电压vtph低的电压(vtpm＜vtph)。p型晶体管tf4(第三晶体管)是比p型晶体管tf5(第二晶体管)离vdda的节点远的一侧的晶体管。因此，tf4的阈值电压vtpl被设定为比tf5的阈值电压vtpm低的电压(vtpl＜vtpm)。关于前级的选择器模块bla、blb的p型晶体管ta13～ta24、tb7～tb12也同样如此。另外，p型晶体管的阈值电压vtph、vtpm、vtpl是指阈值电压的绝对值(|vtph|、|vtpm|、|vtpl|)。
此外，在最终级的模块blf中，n型晶体管tf2(第二晶体管)是比n型晶体管tf1(第一晶体管)离低电位侧电源vss的节点远的一侧的晶体管。因此，tf2的阈值电压vtnm被设定为比tf1的阈值电压vtnh低的电压(vtnm＜vtnh)。n型晶体管tf3(第三晶体管)是比n型晶体管tf2(第二晶体管)离vss的节点远的一侧的晶体管。因此，tf3的阈值电压vtnl被设定为比tf2的阈值电压vtnm低的电压(vtnl＜vtnm)。关于前级的选择器模块bla、blb的n型晶体管ta1～ta12、tb1～tb6也同样如此。
这里，离电源节点(vdda、vss)近的一侧的第一晶体管(tf1、tf6等)是阈值电压的典型值为第一阈值电压(例如0.6v)的第一种类(后述的prh)的晶体管。离电源节点远的一侧的第二晶体管(tf2、tf5等)是阈值电压的典型值比第一阈值电压低的第二阈值电压(例如0.45v)的第二种类(后述的prm)的晶体管。离电源节点更远的一侧的第三晶体管(tf3、tf4等)是阈值电压的典型值比第二阈值电压低的第三阈值电压(例如0.25v)的第三种类(后述的prl)的晶体管。
阈值电压的典型值例如是制造工艺条件为典型条件(没有工艺偏差的情况下的条件)、且温度为基准温度(例如25℃)的情况下的阈值电压。第一、第二、第三种类的晶体管例如是制造工艺不同的晶体管。第一种类的晶体管(tf1、tf6等)例如是通过高耐压用(高电压)的制造工艺形成的晶体管。第三种类的晶体管(tf3、tf4等)例如是通过低耐压用(低电压)的制造工艺形成的晶体管。第二种类的晶体管(tf2、tf5等)例如是通过高耐压用与低耐压用之间的中等耐压用的制造工艺形成的晶体管。
例如在作为第一、第二种类的第一、第二晶体管中，晶体管的制造工艺参数不同，由此，设定为不同的阈值电压。对于作为第三种类的第三晶体管，晶体管的制造工艺参数也不同，由此，设定为与第一、第二晶体管不同的阈值电压。这里，制造工艺参数是晶体管的沟道区域等中的杂质浓度或栅氧化膜的厚度等参数。例如通过使杂质浓度变高或变低，来设定晶体管的阈值电压。或者，通过使栅氧化膜变薄或变厚，来设定晶体管的阈值电压。或者，制造工艺参数也可以是关于晶体管的异极栅极的参数。即，通过对晶体管的栅极(多晶硅)使用不同种类的栅极(例如离子注入的杂质的浓度或种类不同的栅极)，来设定晶体管的阈值电压。作为这样设定晶体管的阈值电压的制造工艺参数，能够假设各种参数。
此外，在本实施方式中，除了这样的晶体管的种类(制造工艺等)之外，还通过晶体管的栅极长度l(沟道长度)的设定，使晶体管的阈值电压互相不同。具体而言，如后述那样，有效地灵活运用晶体管的短沟道效应、反向短沟道效应，来设定晶体管的阈值电压。
例如在图2中，第一晶体管(tf1、tf6等)与第二晶体管(tf2、tf5等)的栅极长度(沟道长度)不同。此外，也使第三晶体管(tf3，tf4等)的栅极长度与其他晶体管不同。即，第一、第二、第三晶体管中的至少1个晶体管与第一、第二、第三晶体管中的其他晶体管的栅极长度不同。
例如晶体管tf1、tf6(第一晶体管)的栅极长度被设定为l＝lt。这里，lt是第一种类的晶体管(prh)的标准栅极长度(典型的栅极长度)，例如lt＝0.4μm。
另一方面，晶体管tf2、tf5(第二晶体管)的栅极长度被设定为l＝l1、l4，l1、l4与标准的栅极长度lt不同。例如使l1、l4比lt长或短。另外，也可以将l1或者l4设定为与lt相同长度。此外，l1与l4可以是不同的长度，也可以是相同长度。
此外，晶体管tf3、tf4(第三晶体管)的栅极长度被设定为l＝l2、l3，l2、l3与标准的栅极长度lt不同。例如使l2、l3比lt长或短。另外，可以将l2或者l3设定为与lt相同的长度。此外，l2与l3可以是不同的长度，也可以是相同长度。此外，l2与l3、上述l1与l4可以是不同的长度，也可以是相同长度。
此外，构成最终级的选择器模块blf的至少1个晶体管的栅极长度比构成最终级的选择器模块blf的其他晶体管的栅极长度长。此外，构成最终级的选择器模块blf的至少1个晶体管的栅极长度比构成第一级的选择器模块bla的晶体管的栅极长度长。
例如，构成选择器模块blf的p型晶体管tf4或者tf5的栅极长度l3、l4比构成blf的其他p型晶体管tf6的栅极长度lt长。或者例如，晶体管tf4或tf5的栅极长度l3、l4比构成第一级的选择器模块bla的p型晶体管ta13～ta24的栅极长度lt长。
此外，构成选择器模块blf的n型晶体管tf3等的栅极长度l2比构成blf的其他n型晶体管tf1的栅极长度lt长。或者例如，晶体管tf3等的栅极长度l2比构成第一级的选择器模块bla的n型晶体管ta1～ta12的栅极长度lt长。
如果这样除了晶体管的种类之外，还使用栅极长度来设定晶体管的阈值电压，则能够进行更细致的阈值电压的调整。由此，即使在电源电压较低的情况下等，也容易地设定满足例如晶体管的导通条件、截止条件的阈值电压。此外，还能够设定用于抑制由晶体管的截止泄漏电流(截止时的泄漏电流)引起的d/a转换器的非线性误差(dnl等)的阈值电压。
另外，如图2所示，在本实施方式中，最终级的选择器模块blf的选择器sf是从前级的选择器模块blb输入例如6个(广义上说是i个。i≥3)电压、并输出1个d/a转换电压vdq的选择器。即，在最终级的选择器模块blf中，例如使用1个选择器sf从例如6个电压(广义上说是3个以上的多个电压)中进行电压选择，输出d/a转换电压vdq。如后述那样，对于最终级的选择器模块blf的晶体管tf1～tf6，其输入电压在给定的电压范围内变化。因此，存在难以设定满足晶体管的导通条件以及截止条件等的阈值电压的课题。对此，在图2中，选择器模块blf的选择器sf不是2输入/1输出的选择器而是6输入/1输出的选择器。因此，与2输入/1输出的选择器的情况相比，能够使构成选择器sf的晶体管tf1～tf6的输入电压范围(电压变化范围)变窄。其结果，具有能够使满足晶体管的导通条件、截止条件等的阈值电压的设定变得容易的优点。
2.阈值电压设定方法
接下来，对本实施方式的阈值电压设定方法进行详细说明。图3a是p型晶体管tp的导通条件、截止条件的说明图。如图3a所示，在使p型晶体管tp导通的情况下，向其栅极输入例如vss＝0v。为了使p型晶体管tp导通，需要使其栅源间电压(绝对值)比阈值电压(绝对值)大，需要使下式(1)所示的导通条件成立。
vin＞vtp+vbs+vpr+vts(1)
这里，vin是p型晶体管tp的输入电压(源漏的输入电压)。vtp是p型晶体管tp的基本阈值电压，vbs是由衬底偏置效应所导致的阈值电压的增大量。即，在p型晶体管tp中，衬底电压例如是vdda的电压，由于与输入电压vin不同，因此，阈值电压vtp因衬底偏置效应而增大电压vbs。此外，vpr是由工艺偏差引起的阈值电压的变动量(向正方向的变动量)。vts是由温度变动引起的阈值电压的变动量(向正方向的变动量)。即，由于在半导体的制造工艺中存在偏差，因此，有时因该偏差而导致了阈值电压变高。此外，在存在温度变动的情况下，阈值电压也变动，有时变高。因此，为了使p型晶体管tp导通，输入电压vin需要是比vtp+vbs+vpr+vts高的电压。另外，vtp表示阈值电压的绝对值(|vtp|)。
此外，为了使p型晶体管tp适当地截止，需要使下式(2)所示的截止条件成立。
vtp-vpr-vts＞0(2)
这里，vpr是由工艺偏差引起的阈值电压的变动量(向负方向的变动量)。vts是由温度变动引起的阈值电压的变动量(向负方向的变动量)。即，由于在半导体的制造工艺中存在偏差，因此有时由于该偏差而导致了阈值电压变低。此外，在温度变动的情况下，阈值电压也变动，有时变低。在由这些工艺偏差、温度变动导致了阈值电压变动的情况下，为了使p型晶体管tp适当地截止，也需要使上式(2)的截止条件成立。
图3b是n型晶体管tn的导通条件、截止条件的说明图。如图3b所示，在使n型晶体管tn导通的情况下，向其栅极输入例如vdda的电压(例如0.9v)。为了使n型晶体管tn导通，需要使其栅源间电压(vdda-vin)比阈值电压大，需要使下式(3)所示的导通条件成立。
vdda-vin＞vtn+vbs+vpr+vts(3)
这里，vtn是n型晶体管tn的基本阈值电压，vbs是由衬底偏置效应导致的阈值电压的增大量。vpr、vts与上述同样地，是由工艺偏差、温度变动引起的阈值电压的变动量(向正方向的变动量)。
此外，为了使n型晶体管tn适当地截止，需要使下式(4)所示的截止条件成立。
vtn-vpr-vts＞0(4)
vpr、vts与上述同样地，是由工艺偏差、温度变动引起的阈值电压的变动量(向负方向的变动量)。
另外，在电源vdda的电压相比晶体管的阈值电压足够高的情况下，在图1、图2所示的结构的d/a转换器中，基本不需要考虑上式(1)～(4)那样的导通条件、截止条件。
但是，在电源vdda的电压变低，从而接近晶体管的阈值电压的情况下，可知如果不考虑上式(1)～(4)那样的导通条件、截止条件，则无法实现图1、图2那样的结构的d/a转换器的适当的动作。
例如在本实施方式中，如后述那样，通过利用了晶体管的功函数差的电源电路来生成电源vdda。因此，vdda的电压是例如0.9v那样非常低的电压。而且当成vdda＝0.9v那样低的电压时，例如如图2所示那样，对于在电源间排列有许多晶体管的电压选择电路40，难以进行适当的电压选择。即，当电源vdda的电压变低时，难以满足构成电压选择电路40的晶体管的导通条件、截止条件，难以进行基于淘汰赛方式的适当的电压选择而输出d/a转换电压vdq。
例如，在图4a中示出了图2的最终级的p型晶体管tf4～tf6的输入电压范围vr(输入电压vin的电压范围)。例如在vdda＝0.9v的情况下，最终级的p型晶体管tf6的输入电压范围为vr＝0.9～0.75v。即，通过电压生成电路32生成的电压v24、v23、v22、v21的任意一个电压作为输入电压vin而输入到晶体管tf6中。因此，晶体管tf6的输入电压范围是与电压v24～v21对应的vr＝0.9～0.75v的范围。
此外，通过电压生成电路32生成的电压v20、v19、v18、v17的任意一个电压作为输入电压vin而输入到p型晶体管tf5中。因此，晶体管tf5的输入电压范围是与电压v20～v17对应的vr＝0.75～0.6v的范围。同样地，p型晶体管tf4的输入电压范围是vr＝0.6～0.45v。
在图4b中示出了图2的n型晶体管tf1～tf3的输入电压范围vr。例如，电压v12、v11、v10、v9的任意一个电压作为输入电压vin而输入到n型晶体管tf3中。因此，晶体管tf3的输入电压范围是与电压v12～v9对应的vr＝0.45～0.3v的范围。同样地，n型晶体管tf2、tf1的输入电压范围分别是vr＝0.3～0.15v、vr＝0.15～0v。
而且在图4a中，p型晶体管tf6的输入电压范围为vr＝0.9～0.75v，该输入电压范围内的输入电压vin的最小电压vinmin为0.75v。而且如图3a所示，p型晶体管tf6的导通条件是vin＞vtp+vbs+vpr+vts。因此，在vinmin＝0.75v的情况下，vin-(vtp+vbs+vpr+vts)所表示的裕量最小，晶体管tf6的导通条件最严格。同样地，在晶体管tf5、tf4中，分别在vinmin＝0.6v、0.45v的情况下，导通条件最严格。
此外，在图4b中，n型晶体管tf3的输入电压范围为vr＝0.45～0.3v，该输入电压范围内的vdda-vin的最小电压(vdda-vin)min为0.45v。即，由于vdda＝0.9v，因此，在vin＝0.45v的情况下，vdda-vin为最小电压(vdda-vin)min＝0.9v-0.45v＝0.45v。而且如图3b所示，n型晶体管tf3的导通条件为vdda-vin＞vtn+vbs+vpr+vts。因此，在(vdd-vin)min＝0.45v的情况下，(vdda-vin)-(vtn+vbs+vpr+vts)所表示的裕量最小，晶体管tf3的导通条件最严格。同样地，在晶体管tf2、tf1中，分别在(vdd-vin)min＝0.6v、0.75v的情况下，导通条件最严格。
这样，在图4a的p型晶体管tf6、tf5、tf4中，需要以在导通条件最严格的vinmin＝0.75v、0.6v、0.45v的情况下，满足vin＞vtp+vbs+vpr+vts的导通条件的方式，设定阈值电压vtp。因此，晶体管tf6、tf5、tf4的阈值电压vtp需要分别设定为至少比0.75v、0.6v、0.45v低的电压。
此外，在图4b的n型晶体管tf3、tf2、tf1中，需要以在导通条件最严格的(vdda-vin)min＝0.45v、0.6v、0.75v的情况下，满足vdda-vin＞vtn+vbs+vpr+vts的导通条件的方式，设定阈值电压vtn。因此，晶体管tf3、tf2、tf1的阈值电压vtn需要分别设定为至少比0.45v、0.6v、0.75v低的电压。
而且如图4a所示，例如在种类prh、prm、prl的p型晶体管中，阈值电压的典型值分别为0.6v、0.45v、0.25v。此外，如图4b所示，在种类prl、prm、prh的n型晶体管中，阈值电压的典型值分别为0.25v、0.45v、0.6v。即，种类prh的阈值电压(绝对值)最高，种类prl的阈值电压(绝对值)最低。
因此，在采用通过晶体管的种类设定来设定阈值电压的方法的情况下，例如期望对tf6使用种类prh的晶体管，对tf5使用种类prm的晶体管，对tf4使用种类prl的晶体管。此外，期望对tf3使用种类prl的晶体管，对tf2使用种类prm的晶体管，对tf1使用种类prh的晶体管。由此，至少能够满足晶体管的导通条件。
另一方面，当阈值电压vtp、vtn过低时，这次产生不满足图3a、图3b的截止条件的问题。即，当阈值电压vtp、vtn过低时，vtp-vpr-vts＞0、vtn-vpr-vts＞0的截止条件可能不成立。而且，需要还考虑由晶体管的截止泄漏电流引起的d/a转换器的非线性误差(dnl)超过容许值的问题。因此，例如晶体管tf6、tf5、tf4的阈值电压vtp期望分别成为比0.75v、0.6v、0.45v低并且接近这些电压的电压。此外，晶体管tf3、tf2、tf1的阈值电压vtn期望分别成为比0.45v、0.6v、0.75v低并且接近这些电压的电压。
图5是对由晶体管的截止泄漏电流引起的问题进行说明的图。第一级的晶体管ta13～ta20通过控制信号sc1而排他地导通或者截止。例如在图5中，第奇数个的晶体管ta13、ta15…ta19导通，第偶数个的晶体管ta14、ta16…ta20截止。此外，第二级的晶体管tb7～tb10通过控制信号sc2而排他地导通或者截止。例如在图5中，第奇数个的晶体管tb7、tb9截止，第偶数个的晶体管tb8、tb10导通。而且在最终级的晶体管tf4、tf5中，tf4导通，tf5截止。由此，在图5中，选择电压v15，输出d/a转换电压vdq＝v15。
在该情况下，例如在截止的晶体管tf5中也流过截止泄漏电流il。该截止泄漏电流il从电源vdda经由电阻r23～r19以及导通状态的晶体管ta19、tb10，流过截止状态的晶体管tf5，并流入导通状态的晶体管tf4。而且，该截止泄漏电流il经由导通状态的晶体管tb8、ta15流入电压v15的节点，并经由电阻r14～r1流向电源vss侧。
当流过这样的截止泄漏电流il时，d/a转换电压vdq相对于电压v15偏离与导通状态的晶体管tf4、tb8、ta15的导通电阻ron和截止泄漏电流的乘积对应的电压的量。此外，在串联连接的电阻r1～r23中，原本前提是流过相当于用vdda-vss的电压除以r1～r23的总电阻值而得的值的电流i，但当流过截止泄漏电流il时，该前提被破坏。即，在电压生成电路32中，由于从电源vdda向vss流过电流i，因此，前提是生成将vdda-vss的电压等分割而得的电压v1～v24。但是，当存在截止泄漏电流il时，例如产生了流过电阻r23～r19、r14～r1的电流为i+il等情况，上述前提被破坏，d/a转换电压vdq成为偏离电压v15的电压。而且，d/a转换电压vdq成为偏离原本的电压的电压，当d/a转换器的非线性误差(dnl)超过容许值(例如1lsb的电压)时，无法实现适当的d/a转换。
为了满足晶体管的导通条件、截止条件并且避免图5那样的截止泄漏电流的问题，仅通过在图4a、图4b中说明的通过晶体管的种类设定设定阈值电压的方法，存在不充分的情况。
例如在图5中，为了使截止泄漏电流il的电流值变小，需要使截止状态的晶体管tf5的阈值电压变高。通过使晶体管tf5的阈值电压变高，截止泄漏电流il减小，能够降低由截止泄漏电流il引起的非线性误差。
但是，例如如果对导通状态的晶体管tf4，也使阈值电压变高，则这次导通电阻ron增大，由导通电阻ron引起的噪声增大。当噪声这样增大时，例如当在后述的振荡器用的电路装置中使用d/a转换器的情况下，产生振荡频率的相位噪声增大的问题。
为了满足这样的晶体管的导通条件、截止条件、避免由截止泄漏电流引起的性能下降(非线性误差的增大)的条件等各种条件，需要阈值电压的微调。
但是，在图4a、图4b所示的利用晶体管的种类设定来设定阈值电压的方法中，虽然能够进行阈值电压的粗调，但是难以进行微调。例如也考虑增加晶体管的种类(制造工艺)来实现阈值电压的微调的方法，但在该方法中，导致了由制造工艺的种类增加导致的成本增加、工时/作业的增加/复杂化等问题。
因此，在本实施方式中，除了图4a、图4b所示的利用晶体管的种类设定来设定阈值电压之外，还利用晶体管的栅极长度(沟道长度)调整来设定阈值电压。例如通过晶体管的种类设定，进行阈值电压的粗调，通过晶体管的栅极长度的调整，实现阈值电压的微调。由此，可实现能够满足晶体管的导通条件、截止条件、避免由截止泄漏电流引起的性能下降的条件等的阈值电压的设定方法。
例如图6a是示出种类prm、prl的p型、n型晶体管中的栅极长度l与阈值电压vt之间的关系例的图。例如在种类prl(低耐压)的p型晶体管中，由于图6b的f1所示的短沟道效应，在沟道值l变长的情况下，阈值电压vt处于增大的趋势。另一方面，在种类prm(中等耐压)的p型晶体管、n型晶体管以及种类prl(低耐压)的n型晶体管中，由于图6b的f2所示的反向短沟道效应，在栅极长度变长的情况下(在长沟道区域中)，阈值电压vt处于减小的趋势。
例如图6c的f3、f4是示意性地示出短沟道效应的情况下的耗尽层的情形的图。f3是基于栅极的耗尽层，f4是基于源漏极(n型杂质区域)的耗尽层。基于短沟道效应的阈值电压的下降由于f3、f4的耗尽层的影响而产生。即，耗尽层中的受主离子使表面电势(反型层)下降，由此，阈值电压下降。例如在图6c中，基于源漏极的耗尽层向沟道侧延伸，由此该部分的受主离子使表面电势下降，使阈值电压下降。另一方面，图6d的f5、f6是示意性地示出反向短沟道效应的情况下的耗尽层的情形的图。f5是基于栅极的耗尽层，f6是基于源漏极的耗尽层。在图6d的f6中，源漏极的耗尽层的形状与图6c的f4不同，例如耗尽层中的受主离子的影响变小。
在本实施方式中，通过相反地利用这些短沟道效应、反向短沟道效应，实现基于栅极长度l的阈值电压的微调。例如在种类prl的p型晶体管中，通过使栅极长度l变长，利用短沟道效应，能够使阈值电压从其典型值增大。另一方面，在种类prm的p型晶体管、n型晶体管以及种类prl的n型晶体管中，通过使栅极长度l变长，利用反向短沟道效应，能够使阈值电压从其典型值减小。由此，能够进行用于满足晶体管的导通条件、截止条件、避免由截止泄漏电流引起的性能下降的条件等的阈值电压的微调。
另外，在本实施方式中，可以利用衬底偏置效应设定晶体管的阈值电压。例如，通过将构成最终级的选择器模块blf的至少1个晶体管(tf1～tf6)设为被控制了衬底电压的晶体管，来实现这些晶体管的阈值电压的微调。
例如在图7a中，衬底电压控制电路42被设置于d/a转换器(电路装置)，该衬底电压控制电路42供给电压vbp作为p型晶体管tfp的衬底电压。此外，供给电压vbn作为n型晶体管tfn的衬底电压。p型晶体管tfp是构成图2的最终级的选择器模块blf的p型晶体管tf4～tf6中的至少1个。n型晶体管tfn是构成最终级的选择器模块blf的n型晶体管tf1～tf3中的至少1个。即，作为p型晶体管tfp的衬底电压，通常供给高电位侧电源vdda的电压(例如0.9v)，而衬底电压控制电路42供给与该电压不同的电压vbp。此外，作为n型晶体管tfn的衬底电压，通常供给低电位侧电源vss的电压(例如0v)，而衬底电压控制电路42供给与该电压不同的电压vbn。
例如在图7b中，设置p型晶体管tfp1、tfp2作为p型晶体管tfp。这些p型晶体管tfp1、tfp2形成于互相电分离的n型阱。而且衬底电压控制电路42供给电压vbp1，作为设定p型晶体管tfp1的n型阱的电位的衬底电压。此外，供给电压vbp2，作为设定p型晶体管tfp2的n型阱的电位的衬底电压。由此，能够将p型晶体管tfp1与tfp2的阈值电压设定为不同的电压。
此外，在图7c中，设置n型晶体管tfn1、tfn2作为n型晶体管tfn。这些n型晶体管tfn1、tfn2形成于互相电分离的p型阱。而且衬底电压控制电路42供给电压vbn1，作为设定n型晶体管tfn1的p型阱的电位的衬底电压。此外，供给电压vbn2，作为设定n型晶体管tfn2的p型阱的电位的衬底电压。由此，能够将n型晶体管tfn1与tfn2的阈值电压设定为不同的电压。
如上所述，通过控制例如构成最终级的选择器的晶体管(tf1～tf6)的衬底电压，能够设定这些晶体管的阈值电压。由此，能够进行用于满足晶体管的导通条件、截止条件、避免由截止泄漏电流引起的性能下降的条件等的阈值电压的微调。
但是，在控制衬底电压的方法中，如图7b、图7c所示，由于需要形成电分离的阱(p型、n型)，因此，电路的布局面积增大。与此相对，在设定栅极长度l的方法中，例如即使使栅极长度变长，电路的布局面积也基本不增大。因此，在这点上，设定栅极长度l的方法比较有利。
3.阈值电压的设定的具体例
在图8中示出阈值电压的设定的具体例。在图8中，使用种类prh(高耐压)的p型晶体管作为p型晶体管ta21～ta24、tb11、tb12、tf6。这些晶体管的栅极长度被设定为l＝0.4μm。该种类prh的p型晶体管的阈值电压的典型值为0.6v。例如如图4a中说明的那样，最终级的晶体管tf6的输入电压范围为0.9～0.75v，vinmin＝0.75v。因此，晶体管tf6的阈值电压vtph即使被设定为种类prh的阈值电压的典型值即0.6v，也能够满足晶体管的导通条件、截止条件等。
此外，在图8中，使用种类prl(低耐压)的晶体管作为p型晶体管ta13～ta20、tb7～tb10。这些晶体管的栅极长度被设定为l＝0.4μm。该种类prl的晶体管的阈值电压的典型值为0.25v。
这样，在本实施方式中，使用阈值电压低的种类prl的晶体管，作为离电源vdda的节点远的一侧的晶体管ta13～ta20、tb7～tb10。由此，能够将这些晶体管ta13～ta20、tb7～tb10的阈值电压设定为比离电源vdda的节点近的一侧的晶体管ta21～ta24、tb11、tb12低的电压。
此外，在图8中，使用种类prh(高耐压)的n型晶体管，作为n型晶体管ta1～ta4、tb1、tb2、tf1。这些晶体管的栅极长度被设定为l＝0.4μm。该种类prh的n型晶体管的阈值电压的典型值为0.6v。例如如图4b中说明的那样，最终级的晶体管tf1的输入电压范围为0.15～0v，(vdda-vin)min＝0.75v。因此，晶体管tf1的阈值电压vtnh即使被设定为种类prh的阈值电压的典型值即0.6v，也能够满足晶体管的导通条件、截止条件等。
此外，在图8中，使用种类prl(低耐压)的n型晶体管作为n型晶体管ta5～ta12、tb3～tb6。这些晶体管的栅极长度被设定为l＝0.4μm。该种类prl的n型晶体管的阈值电压的典型值为0.25v。
这样，在本实施方式中，使用阈值电压低的种类prl的晶体管，作为离电源vss的节点远的一侧的晶体管ta5～ta12、tb3～tb6。由此，能够将这些晶体管ta5～ta12、tb3～tb6的阈值电压设定为比离电源vss的节点近的一侧的晶体管ta1～ta4、tb1、tb2低的电压。
此外，在图8中，使用阈值电压的典型值为0.45v的种类prm(中等耐压)的晶体管，作为最终级的p型晶体管tf5。而且，该晶体管tf5的栅极长度l比标准的栅极长度即0.4μm长。如图6a所示，种类prm的p型晶体管利用反向短沟道效应，通过使栅极长度变长，使阈值电压变低。利用上述方法来将晶体管tf5的阈值电压设定为vtpm＜0.45v。例如通过将栅极长度l设定为2μm以上，使阈值电压vtpm从典型值即0.45v变成例如0.05～0.1v程度的较低电压。如图4a中说明的那样，晶体管tf5的输入电压范围为0.75～0.6v，vinmin＝0.6v。因此，通过将晶体管tf5的阈值电压设定为vtpm＜0.45v，能够满足晶体管的导通条件、截止条件、避免由截止泄漏电流引起的性能下降的条件等。例如，能够满足导通条件即vinmin＝0.6v＞vtpm+vbs+vpr+vts。此外，也能够满足截止条件即vtpm-vpr-vts＞0。此外，通过利用使栅极长度l变长而进行的阈值电压的微调，也能够满足避免由截止泄漏电流引起的性能下降的条件等。
此外，在图8中，使用阈值电压的典型值为0.25v的种类prl(低耐压)的晶体管，作为最终级的p型晶体管tf4。而且，该晶体管tf4的栅极长度l比标准的栅极长度即0.4μm长。如图6a所示，种类prl的p型晶体管利用短沟道效应，通过使栅极长度变长，使阈值电压变高。利用上述方法来将晶体管tf4的阈值电压vtpl设定为比典型值即0.25v稍高的电压。晶体管tf4的输入电压范围是0.6～0.45v，vinmin＝0.45v。因此，能够满足导通条件即vinmin＝0.45v＞vtpl+vbs+vpr+vts。此外，也能够满足截止条件即vtpl-vpr-vts＞0。此外，通过利用使栅极长度l变长而进行的阈值电压的微调，也能够满足避免由截止泄漏电流引起的性能下降的条件等。
此外，在图8中，使用阈值电压的典型值为0.45v的种类prm(中等耐压)的晶体管，作为最终级的n型晶体管tf3。而且，该晶体管tf3的栅极长度l比标准的栅极长度即0.4μm长。如图6a所示，种类prm的n型晶体管利用反向短沟道效应，通过使栅极长度变长，使阈值电压变低。利用上述方法来将晶体管tf3的阈值电压vtnl设定为比典型值低的电压。例如通过将栅极长度l设定为2μm以上，使阈值电压vtnl从典型值即0.45v变成例如0.1～0.15v程度的较低电压。晶体管tf3的输入电压范围为0.45～0.3v，(vdda-vin)min＝0.45v。因此，能够满足导通条件即(vdda-vin)min＝0.45v＞vtnl+vbs+vpr+vts。此外，也能够满足截止条件即vtnl-vpr-vts＞0。此外，通过利用使栅极长度l变长而进行的阈值电压的微调，也能够满足避免由截止泄漏电流引起的性能下降的条件等。
此外，在图8中，使用阈值电压的典型值为0.45v的种类prm(中等耐压)的晶体管，作为最终级的n型晶体管tf2。而且，该晶体管tf2的栅极长度l比标准的栅极长度即0.4μm稍短。由于种类prm的n型晶体管是反向短沟道效应的晶体管，因此，通过使栅极长度l稍微变短，能够将晶体管tf2的阈值电压vtnm设定为比典型值即0.45v稍高的电压。晶体管tf2的输入电压范围为0.3～0.15v，(vdda-vin)min＝0.6v。因此，能够满足导通条件即(vdda-vin)min＝0.6v＞vtnm+vbs+vpr+vts。此外，也能够满足截止条件即vtnm-vpr-vts＞0。此外，通过利用使栅极长度l变长而进行的阈值电压的微调，也能够避免满足由截止泄漏电流引起的性能下降的条件等。
例如在图8中，避免由截止泄漏电流引起的性能下降的条件严格的位置是p型晶体管与n型晶体管的边界。即，成为如下情况：产生图5的截止泄漏电流il的晶体管是p型晶体管tf4，成导通状态而流过截止泄漏电流il的晶体管是n型晶体管tf3。即使在该情况下，也能够通过利用栅极长度l对阈值电压进行微调，避免由截止泄漏电流引起的非线性误差的增大等性能下降。
图9是阈值电压的设定的另一具体例。在图9中，第一级的选择器模块(bla)由128个晶体管ta1～ta128构成，第二级的选择器模块(blb)由32个晶体管tb1～tb32构成。即，第一级的选择器模块由32个4输入/1输出的选择器构成，第二级的选择器模块由16个2输入/1输出的选择器构成。此外，第三级的选择器模块由16个晶体管tc1～tc16构成，最终级的选择器模块由8个晶体管tf1～tf8构成。即，第三级的选择器模块由8个2输入/1输出的选择器构成，最终级的选择器模块由1个8输入/1输出的选择器构成。另外，由于针对这些晶体管的种类prh、prm、prl的设定、栅极长度l的设定与图8相同，因此，省略详细的说明。
4.电源电路
在图10a中示出本实施方式的电路装置500以及包含电路装置500的电子设备的结构例。另外，电子设备、电路装置500能够包含其他结构要素，但这里省略图示。
电路装置500包含图1～图9中说明的本实施方式的d/a转换器100以及向d/a转换器100供给电源电压(vdda)的电源电路44。而且，电源电路44具有生成基准电压的基准电压生成电路45，该基准电压是根据晶体管的功函数差而生成的，电源电路44将通过基准电压生成电路45生成的基准电压作为电源电压(vdda)而向d/a转换器100供给。
图10a的电子设备包含开关调节器560(广义上说是外部电源电路)以及电路装置500。从开关调节器560向电路装置500的电源电路44供给外部电源(vdd)。
开关调节器560例如由晶体管等开关元件、电感器、电容器以及二极管等构成。而且，在开关元件导通的导通期间，电源(vdde)与电感器的一端经由开关元件连接而驱动电感器，并且向电容器供给电荷。在开关元件截止的截止期间，电源与电感器的一端被切断，蓄积于电感器中的能量被放出，从而经由二极管向电容器供给电荷。通过对开关调节器560的输出电压进行反馈，控制导通期间与截止期间的占空比，输出电压被保持为恒定。
另外，开关调节器560的结构不限于此，只要是通过开关元件的导通截止来断续地使电源连接和切断的dc-dc转换器即可。
由于这样的开关调节器560几乎不存在如线性调节器那样的由电阻导致的电力损耗，因此与线性调节器相比耗电低。另一方面，由于通过开关元件进行斩波，因此，与线性调节器相比，所生成的电源电压(vdd)的噪声大。对此，在图10a的结构中，通过根据功函数差生成电源电压(vdda)，能够抑制电源电路44的耗电并且实现高的psrr(powersupplyrejectionratio：电源抑制比)，能够实现包含了开关调节器560和电源电路44在内的作为电源系统整体的低耗电化和低噪声化。例如，如果psrr较高，则能够充分降低开关调节器560所生成的电源电压(vdd)的噪声。
在图10b中示出基准电压生成电路45的第一结构例。图10b的基准电压生成电路45包含晶体管taa、tab、tac、tad、tae、电阻rna、rpa、rga、电容器ca以及电流源iga。
晶体管taa和晶体管tab构成电流镜电路，向晶体管tac和晶体管tad提供电流。晶体管tac和晶体管tad构成差动对。电流源iga向差动对提供偏置电流。晶体管taa、tab例如是p型晶体管(广义上说是第一导电型的晶体管)，晶体管tac、tad是n型晶体管(广义上说是第二导电型的晶体管)。另外，晶体管taa、tab、tad是增强型晶体管，晶体管tac是耗尽型晶体管。
晶体管taa、tab的源极被提供vdd的电源电压，晶体管taa、tab的栅电极与晶体管tac的漏极的节点naa连接。
晶体管tac、tad设置于节点naa、nab与节点naf、nac之间。另外，在节点naf与节点nac之间设置有电阻rna。晶体管tac的栅电极被输入vss的电源电压。晶体管tad的栅电极与节点nad连接。电流源iga设置于节点nac与vss的电源节点之间。
晶体管tae是耗尽型的n型晶体管。晶体管tae设置于vdd的电源节点ndg与输出节点nae(电阻rpa的一端)之间，其栅电极连接有差动对的输出节点nab。即，根据晶体管tad的漏电压对晶体管tae的栅电压进行控制。电容器ca设置于节点nab与vss的节点之间。电阻rpa设置于输出节点nae与节点nad之间，将一端(节点nae)的电压作为基准电压即电源电压vdda而输出。电阻rga设置于节点nad与vss的节点之间。
晶体管tad是栅电极的导电性与晶体管tac不同的晶体管。例如晶体管tac的栅电极是n型，而晶体管tad的栅电极是p型。例如晶体管tac和tad的衬底的杂质浓度或沟道的杂质浓度相同，但栅电极的导电性不同，栅电极的杂质浓度不同。
例如，mos晶体管的阈值电压能够表示为
在图11中示出基准电压生成电路45的第二结构例。图11的基准电压生成电路45包含第一功函数差放大器reg1和第二功函数差放大器reg2。第一功函数差放大器reg1包含晶体管tba、tbb、tbc、tbd、tbe、电阻rnb、rpb、rgb、电容器cb和电流源igb。第二功函数差放大器reg2包含晶体管taa、tab、tac、tad、tae、电阻rna、rpa、rga、电容器ca和电流源iga。
第一、第二功函数差放大器reg1、reg2的结构与图10b的电路结构相同。即，在图11中，图10b的结构的电路采用串联连接的结构。具体而言，第一功函数差放大器reg1生成基准电压即输出电压vreg，该输出电压vreg被供给到第二功函数差放大器reg2的电源节点ndg。即，采用重叠2级相同电路结构的功函数差放大器的结构。而且由第二功函数差放大器reg2生成的基准电压作为电源电压vdda而被输出。具体而言，第一功函数差放大器reg1输出电压vreg＝0.97v，第二功函数差放大器reg2将电压vreg＝0.97v作为电源而输出电源电压vdda＝0.9v。
这样，通过将第一功函数差放大器reg1与第二功函数差放大器reg2串联连接，相比图10b那样的1级的功函数差放大器，能够进一步提升psrr。
根据以上说明的图10a～图11的结构，基于晶体管的功函数差生成基准电压，该基准电压作为电源电压vdda而向d/a转换器100等电路装置500的各电路供给。由此，能够实现d/a转换器100和电路装置500的低耗电化。
例如，作为本实施方式的比较例，考虑使用带隙参考电路作为基准电压生成电路45的方法。但是，带隙参考电路使用多个双极晶体管，以消除带隙电压的温度依赖性，由于在其中流过的偏置电流等，成为消耗电流大的电路。因此，存在难以既维持较高的psrr又削减消耗电流的课题。例如在将电路装置500用于振荡器的情况下，电源的噪声特性对振荡器的振荡信号的精度(例如相位噪声特性)造成影响。因此，需要高的psrr，基于这点，在使用带隙参考电路的电源电路中，在低耗电化方面存在局限。
对此，在本实施方式的电源电路44中，根据晶体管的功函数差而生成电源电压vdda，从而与使用带隙参考电路的情况相比，既能够降低消耗电流，又能够维持较高的psrr。例如，利用栅电极与衬底之间的功函数不同的晶体管tac和晶体管tad构成差动对，并将该差动对的输出利用晶体管tae而反馈给差动对，由此，能够生成电源电压vdda(基准电压)。这样，在使用功函数差的情况下可通过简单的结构构成电源电路44，因此易于减小偏置电流。
此外，根据本实施方式的电源电路44，由于得到较高的psrr，因此能够如图10a所示那样将开关调节器560用作较上游侧的外部电源。即，能够通过高的psrr的电源电路44来去除由开关调节器560产生的噪声。
此外，图10b、图11所示的基准电压生成电路45与带隙参考电路相比，具有电路规模小的优点。因此，能够实现例如在电路装置的各电路模块中设置基准电压生成电路45的电源电路44的结构。例如能够实现如下结构：第一基准电压生成电路向包含d/a转换器100的d/a转换部供给电源电压，第二、第三基准电压生成电路向后述的a/d转换部、处理部分别供给电源电压。由此，能够实现使用了基准电压生成电路的电源分离。
而且，在使用图10a～图11中说明的电源电路44的情况下，由于vdda的电压是使用晶体管的功函数差而生成的，因此，vdda是例如0.9v那样非常低的电压。因此，可能无法实现供给有vdda的d/a转换器100的适当的d/a转换(电压选择)。
对此，在图1～图9所说明的本实施方式的d/a转换器100中，如上所述，采用将离电源节点远的一侧的晶体管的阈值电压设定为比离电源节点近的一侧的晶体管低的电压的方法。此外，通过基于晶体管的种类的粗调或基于栅极长度的微调来实现阈值电压的设定。因此，即使在vdda的电压为例如0.9v那样非常低的电压的情况下，也能够实现d/a转换器100的适当的d/a转换。
5.电路装置
接下来，对具有本实施方式的d/a转换器100的电路装置的结构的一例进行说明。例如图12的电路装置是实现dtcxo、ocxo等数字方式的振荡器的电路装置(半导体芯片)。通过将该电路装置和振子xtal收纳于封装中，实现数字方式的振荡器。
图12的电路装置包含a/d转换部20、处理部50以及振荡信号生成电路140。此外，电路装置还可包含温度传感器部10、缓存电路160。并且，电路装置的结构不限于图12的结构，可实施省略其中一部分的结构要素(例如温度传感器部、缓冲电路、a/d转换部等)或追加其他结构要素等各种变形。
振子xtal例如是石英振子等压电振子。振子xtal可以是设置于恒温槽内的恒温型振子(ocxo)。振子xtal也可以是谐振器(机电的谐振器或电子谐振电路)。作为振子xtal，可采用压电振子、saw(surfaceacousticwave：表面声波)谐振器、mems(microelectromechanicalsystems：微电子机械系统)振子等。作为振子xtal的衬底材料，可使用石英、钽酸锂、铌酸锂等压电单晶体、锆钛酸铅等压电陶瓷等压电材料或硅半导体材料等。作为振子xtal的激励手段，既可以使用基于压电效应的手段，也可以使用基于库仑力的静电驱动。
温度传感器部10输出温度检测电压vtd。具体而言，将根据环境(电路装置)的温度而变化的温度依赖电压作为温度检测电压vtd输出。
a/d转换部20进行来自温度传感器部10的温度检测电压vtd的a/d转换，输出温度检测数据dtd。例如，输出与温度检测电压vtd的a/d转换结果对应的数字的温度检测数据dtd(a/d结果数据)。作为a/d转换部20的a/d转换方式，例如可采用逐次比较方式或与逐次比较方式类似的方式等。并且，a/d转换方式不限于这种方式，可采用各种方式(计数型、并联比较型或串并联型等)。该a/d转换部20也能够使用图1、图2等的本实施方式的d/a转换器。
处理部50(dsp部：数字信号处理部)进行各种信号处理。例如处理部50(温度补偿部)根据温度检测数据dtd进行振荡频率(振荡信号的频率)的温度补偿处理。并且输出振荡频率的频率控制数据dds。具体而言，处理部50根据按照温度而变化的温度检测数据dtd(温度依赖数据)和温度补偿处理用的系数数据(近似函数的系数数据)等，进行即使在温度变化的情况下也用于使振荡频率恒定的温度补偿处理。该处理部50可以由门阵列等asic电路实现，也可以由处理器和在处理器上工作的程序来实现。
振荡信号生成电路140生成振荡信号ssc。例如，振荡信号生成电路140使用来自处理部50的频率控制数据dds和振子xtal，生成通过频率控制数据dds设定的振荡频率的振荡信号ssc。作为一例，振荡信号生成电路140使振子xtal按照通过频率控制数据dds设定的振荡频率进行振荡，生成振荡信号ssc。
另外，振荡信号生成电路140也可以是以直接数字合成器方式生成振荡信号ssc的电路。例如也可以将振子xtal(固定振荡频率的振荡源)的振荡信号设为参考信号，以数字方式生成通过频率控制数据dds设定的振荡频率的振荡信号ssc。
振荡信号生成电路140可包含d/a转换部80和振荡电路150。但是，振荡信号生成电路140不限于这样的结构，也可以实施省略其一部分结构要素或者追加其他结构要素等各种变形。
d/a转换部80进行来自处理部50的频率控制数据dds(处理部的输出数据)的d/a转换。被输入到d/a转换部80的频率控制数据dds是处理部50的温度补偿处理后的频率控制数据(频率控制码)。
振荡电路150使用d/a转换部80的输出电压vq和振子xtal，生成振荡信号ssc。振荡电路150经由第一、第二振子用端子(振子用焊盘)而连接于振子xtal。例如振荡电路150通过使振子xtal(压电振子、谐振器等)振荡而生成振荡信号ssc。具体而言，振荡电路150使振子xtal按照将d/a转换部80的输出电压vq作为频率控制电压(振荡控制电压)的振荡频率进行振荡。例如，在振荡电路150是利用电压控制对振子xtal的振荡进行控制的电路(vco)的情况下，振荡电路150可以包含电容值根据频率控制电压而变化的可变电容式电容器(变容二极管等)。
另外，如前所述，振荡电路150可以通过直接数字合成器方式来实现，在该情况下，振子xtal的振荡频率成为参考频率，成为不同于振荡信号ssc的振荡频率的频率。
缓冲电路160对由振荡信号生成电路140(振荡电路150)生成的振荡信号ssc进行缓冲，并输出缓冲后的信号sq。即，进行用于使得能够充分驱动外部负载的缓冲。信号sq例如是限幅正弦波信号。但是信号sq也可以是矩形波信号。或者，缓冲电路160可以是能够输出限幅正弦波信号和矩形波信号双方来作为信号sq的电路。
图13示出本实施方式的电路装置的详细的结构例。在图13中，d/a转换部80包含调制电路90、d/a转换器100、滤波电路120。
d/a转换部80的调制电路90从处理部50接收i＝(n+m)比特的频率控制数据dds(i、n、m是1以上的整数)。作为一例，i＝20，n＝16，m＝4。并且，调制电路90根据频率控制数据dds的m比特(例如4比特)的数据，对频率控制数据dds的n比特(例如16比特)的数据进行调制。具体而言，调制电路90进行频率控制数据dds的pwm调制。另外，调制电路90的调制方式不限于pwm调制(脉宽调制)，例如也可以是pdm调制(脉冲密度调制)等脉冲调制，还可以是脉冲调制以外的调制方式。例如可以对频率控制数据dds的n比特的数据进行m比特的抖动处理(dithering处理)，从而实现比特扩展(由n比特向i比特的比特扩展)。
d/a转换器100进行由调制电路90调制后的n比特的数据的d/a转换。例如进行n＝16比特的数据的d/a转换。
滤波电路120对d/a转换器100的输出电压vda进行平滑。例如进行低通滤波处理以使得输出电压vda变得平滑。通过设置这样的滤波电路120，例如能够进行pwm调制后的信号的pwm解调。该滤波电路120的截止频率可根据调制电路90的pwm调制的频率来设定。即，来自d/a转换器100的输出电压vda的信号包含pwm调制的基本频率和高次谐波成分的脉动(ripple)，因此，由滤波电路120使该脉动衰减。另外，作为滤波电路120，例如可采用使用电阻或者电容器等无源元件的无源滤波器。但是，作为滤波电路120也可使用scf等有源滤波器。
例如在作为温度补偿型振荡器的tcxo中，要求频率精度的提高和低耗电化。例如在内置gps的时钟和脉搏等活体信息的测定设备等可佩戴设备中，需要延长利用电池的工作持续时间。因此，要求作为基准信号源的tcxo在确保频率精度的同时耗电更低。
另外，作为通信终端与基站的通信方式，提出了各种方式。例如在tdd(timedivisionduplex：时分双工)方式中，各设备在分配的时隙中发送数据。并且，在时隙(上行线路时隙、下行线路时隙)之间设定保护时间，由此，可防止时隙重叠。在下一代的通信系统中，提出了例如使用1个频带(例如50ghz)以tdd方式进行数据通信。
但是，在采用这样的tdd方式的情况下，需要在各设备中进行时刻同步，要求有准确的绝对时刻的钟表。为了实现这样的要求，还可考虑例如在各设备设置原子时钟(原子振荡器)作为基准信号源的方法，但是，将产生导致设备的高成本化或者设备大型化等问题。
此外，tcxo有作为模拟方式的温度补偿型振荡器的atcxo和作为数字方式的温度补偿型振荡器的dtcxo。
并且，在使用atcxo作为基准信号源的情况下，在想要使频率精度高精度化时，导致电路装置的芯片尺寸增大，难以实现低成本化和低耗电化。另一方面，在dtcxo中，具有电路装置的芯片尺寸不会过度变大，能够实现频率精度的高精度化这样的优点。
但是，在dtcxo等数字方式的振荡器中，由于其振荡频率的频率漂移，在组装有振荡器的通信装置中存在产生通信错误等问题。例如在数字方式的振荡器中，对来自温度传感器部的温度检测电压进行a/d转换，根据得到的温度检测数据进行频率控制数据的温度补偿处理，并根据该频率控制数据生成振荡信号。在该情况下，可知在由于温度变化而使频率控制数据的值大幅变化时，由此而产生跳频的问题。在产生这样的跳频时，以与gps相关的通信装置为例，导致产生gps的锁定解除等问题。
为了抑制这样的由于跳频而造成的通信错误的产生来提高频率精度，需要使d/a转换部80的分辨率尽可能高。
但是，仅用例如电阻串型等的d/a转换器100难以实现例如i＝20比特这样的高分辨率的d/a转换。另外，当d/a转换部80的输出噪声较大时，由于该噪声，难以实现频率精度的提高。
因此，在图13中，在d/a转换部80中设置调制电路90。另外，处理部50输出比特数比d/a转换器100的分辨率即n比特(例如16比特)多的i＝m+n比特的频率控制数据dds。处理部50为了实现例如温度补偿处理等数字信号处理，而进行浮点运算等，因此容易输出这样的比特数比n比特(例如n＝16比特)多的i＝m+n比特的频率控制数据dds。
并且，调制电路90根据i＝m+n中的m比特的数据，进行i＝m+n中的n比特的数据的调制(pwm调制等)，并将调制后的n比特的数据dm输出到d/a转换器100。而且d/a转换器100进行数据dm的d/a转换，滤波电路120进行所得到的输出电压vda的平滑化处理，由此，能够实现i＝m+n比特(例如20比特)那样的高分辨率的d/a转换。
根据该结构，作为d/a转换器100，例如可采用输出噪声少的电阻串型等，因此，能够降低d/a转换部80的输出噪声，容易抑制频率精度的劣化。例如由于调制电路90的调制而产生噪声，但是，对于该噪声，也能够通过设定滤波电路120的截止频率而使其充分衰减，能够抑制起因于该噪声的频率精度的劣化。
另外，d/a转换部80的分辨率不限于i＝20比特，可以是高于20比特的分辨率，也可以是低于20比特的分辨率。另外，调制电路90的调制比特数也不限于m＝4比特，既可以大于4比特(例如m＝8比特)，也可以小于4比特。
此外，在图13中，有效地利用在d/a转换部80的前级设置有进行温度补偿处理等数字信号处理的处理部50的情况。即，处理部50通过例如浮点运算等，高精度地执行温度补偿处理等数字信号处理。因此，例如浮点运算的结果的尾数部的低位比特也被作为有效数据进行处理，如果将其转换为二进制数据，则能够易于输出例如i＝m+n＝20比特等高比特数的频率控制数据dds。图13着眼于这一点，将这种作为高比特数的i＝m+n比特的频率控制数据dds提供给d/a转换部80，并使用m比特的调制电路90和n比特的d/a转换器100，成功地实现了i＝m+n比特这种高分辨率的d/a转换。
这样，通过使d/a转换部80的分辨率为高分辨率，能够抑制上述跳频的产生。由此，能够抑制由于跳频而导致的通信错误等的产生。
此外，除了这样的跳频的问题以外，在dtcxo或ocxo等数字方式的振荡器中，还要求振荡频率有非常高的频率精度。例如在上述的tdd方式中，在上升沿和下降沿使用同一频率以时分方式对数据进行收发，在分配给各设备的时隙之间设定保护时间。因此，为了实现适当的通信，在各设备中需要进行时刻同步，要求有准确的绝对时刻的钟表。例如在产生了基准信号(gps信号或经由互联网的信号)消失或者作为异常的超时(holdover)的情况下，需要在没有基准信号的状态下在振荡器侧准确地对绝对时刻进行计时。因此，在用于这种设备(gps关联设备、基站等)的振荡器中，要求非常高的振荡频率精度。
为了实现这样的要求，例如在采用各设备设置原子时钟等的方法时，将导致设备的高成本化和大规模化。此外，不希望虽然实现了高频率精度的振荡器，但却导致用于振荡器的电路装置大规模化，或者耗电非常大。
在这一点上，根据图13的电路装置的结构，仅通过在d/a转换部80中设置调制电路90、滤波电路120，即可实现例如i≥20比特这样的非常高的分辨率的d/a转换部80，通过这样地提高分辨率，能够实现振荡频率的高精度化。并且，由于设置这种调制电路90和滤波电路120而造成的电路装置的芯片尺寸的增大和耗电的增大并不十分显著。并且，在处理部50中通过浮点运算等实现了温度补偿处理，因此还能够容易地将例如i≥20比特这样的频率控制数据dds输出到d/a转换部80。因此，图13的电路装置的结构具备能够同时实现振荡频率的高精度化、和抑制电路装置的规模以及耗电增大的优点。
另外，图12、图13的电路装置还能够用作具有相位比较电路的pll电路中的、振荡用ic，相位比较电路对基准信号(gps信号或经由互联网的信号)和基于振荡信号的输入信号进行比较。在该情况下，处理部50对例如来自该相位比较电路的频率控制数据进行温度补偿处理或老化校正处理等，并由振荡信号生成电路140生成振荡信号即可。
此外，在温度从第一温度变化到第二温度的情况下，处理部50输出频率控制数据dds，该频率控制数据dds以k×lsb为单位从与第一温度(第一温度检测数据)对应的第一数据变化(每次变化k×lsb)到与第二温度(第二温度检测数据)对应的第二数据。在此，k≥1，k为1以上的整数。例如在设频率控制数据dds的比特数(d/a转换部的分辨率)为i的情况下，k<2i，k为与2i相比足够小的整数(例如k＝1～8)。更具体而言，k<2m。例如在k＝1的情况下，处理部50输出以1lsb为单位(1比特单位)从第一数据变化到第二数据的频率控制数据dds。即，输出从第一数据向第二数据每次移动1lsb(1比特)地变化的频率控制数据dds。另外，频率控制数据dds的变化步幅不限于1lsb，也可以是例如2×lsb、3×lsb、4×lsb…那样2×lsb以上的变化步幅。
例如，处理部50包含运算部60和输出部70。运算部60根据温度检测数据dtd进行振荡频率的温度补偿处理的运算。通过基于例如浮点运算等的数字信号处理实现温度补偿处理。输出部70接收来自运算部60的运算结果数据cq，输出频率控制数据dds。并且，在运算结果数据cq从与第一温度对应的第一数据变化到与第二温度对应的第二数据的情况下，该输出部70进行以k×lsb为单位从第一数据变化到第二数据的频率控制数据dds的输出处理。
由此，如果从处理部50输出的频率控制数据dds每次变化k×lsb，则例如在温度从第一温度变化到第二温度的情况下，d/a转换部80的输出电压vq产生较大的电压变化，能够抑制由于该电压变化而产生跳频的情形。由此，能够防止由于该跳频而产生通信错误等。
图14a是示出振子xtal(at振子等)的基于温度的振荡频率的频率偏差的一例的图。处理部50进行用于使具有图14a所示的温度特性的振子xtal的振荡频率不依赖于温度而保持恒定的温度补偿处理。
具体而言，处理部50执行使得a/d转换部20的输出数据(温度检测数据)与d/a转换部80的输入数据(频率控制数据)成为图14b所示的对应关系的温度补偿处理。图14b的对应关系(频率校正表)例如能够通过以下方法来取得：将组装有电路装置的振荡器放入恒温槽，监测各温度下的d/a转换部80的输入数据(dds)和a/d转换部20的输出数据(dtd)等。
并且，将用于实现图14b的对应关系的温度补偿用的近似函数的系数数据存储在电路装置的存储器部(非易失性存储器)中。并且，处理部50根据从存储器部读出的系数数据、和来自a/d转换部20的温度检测数据dtd进行运算处理，由此，实现用于使振子xtal的振荡频率不依赖于温度而保持恒定的温度补偿处理。另外，温度传感器部10的温度检测电压vtd具有例如负的温度特性。因此，能够利用图14b所示的温度补偿特性，通过抵消来补偿图14a的振子xtal的振荡频率的温度依赖性。
6.d/a转换部
图15、图16是示出d/a转换部80的详细结构例的图。d/a转换部80包含调制电路90、d/a转换器100、滤波电路120。
如图15所示，d/a转换器100包含高位侧的d/a转换器daca、低位侧的d/a转换器dacb以及电压跟随连接的运算放大器opa、opb、opc。图1、图2等中说明的本实施方式的d/a转换器例如作为高位侧的d/a转换器daca而使用。
高位侧daca被输入来自调制电路90的n比特(n＝q+p)的数据dm中的高位q比特的数据，低位侧dacb被输入低位p比特(例如p＝q＝8)的数据。这些高位侧daca、低位侧dacb是从由例如串联连接的多个电阻进行电压分割而成的多个分割电压中选择与输入数据对应的电压的电阻串型的d/a转换器。
如图16所示，高位侧daca包含串联连接在高电位侧电源vdda的节点与低电位侧电源vss的节点之间的多个电阻ra1～ran。此外，高位侧daca包含：一端与基于这些电阻ra1～ran的电压分割节点连接的多个开关元件sa1～san+1；以及解码器104(开关控制电路)，其根据数据dm的高位q比特的数据，生成接通或者断开开关元件sa1～san+1的开关控制信号。
另外，这些开关元件等的连接结构实际上是图2那样的连接结构，但这里简略化地示出。例如高位侧daca具有图2的结构的2组的第一、第二电压选择电路。而且例如构成第一电压选择电路的选择器的晶体管相当于开关元件sa1、sa3、sa5…，构成第二电压选择电路的选择器的晶体管相当于开关元件sa2、sa4、sa6…。
高位侧daca将多个电阻ra1～ran中的通过高位q比特的数据确定的电阻的两端的分割电压中的一方的分割电压输出到运算放大器opa的同相输入端子，将另一方的分割电压输出到运算放大器opb的同相输入端子。由此，该一方的电压由电压跟随连接的运算放大器opa进行阻抗转换，作为电压vx提供给低位侧dacb。此外，该另一方的电压由电压跟随连接的运算放大器opb进行阻抗转换，作为电压vy提供给低位侧dacb。
例如在通过高位q比特的数据确定了电阻ra1的情况下，经由接通的开关元件sa1以及运算放大器opa将电阻ra1两端的分割电压中的高电位侧的分割电压作为电压vx来提供。此外，经由接通的开关元件sa2以及运算放大器opb将低电位侧的分割电压作为电压vy来提供。此外，在通过高位q比特的数据确定了电阻ra2的情况下，经由接通的开关元件sa3以及运算放大器opa将电阻ra2两端的分割电压中的低电位侧的分割电压作为电压vx来提供。此外，经由接通的开关元件sa2以及运算放大器opb将高电位侧的分割电压作为电压vy来提供。
低位侧dacb包含串联连接在电压vx的节点与电压vy的节点之间的多个电阻rb1～rbm。此外，低位侧dacb包含：一端与基于这些电阻rb1～rbm的电压分割节点连接的多个开关元件sb1～sbm+1；以及解码器106(开关控制电路)，其根据数据dm的低位p比特的数据，生成接通或者断开开关元件sb1～sbm+1的开关控制信号。
并且，低位侧dacb将基于电阻rb1～rbm的多个分割电压中的、通过低位p比特的数据选择出的1个分割电压作为选择电压，经由接通的开关元件输出到电压跟随连接的运算放大器opc的同相输入端子。由此，将该选择电压作为d/a转换器100的输出电压vda而输出。
图17a、图17b、图17c是调制电路90的说明图。如图17a所示，调制电路90接收来自处理部50的i＝(n+m)比特的频率控制数据dds。并且，根据该频率控制数据dds的低位m比特的数据(比特b1～b4)，进行频率控制数据dds的高位n比特(比特b5～b20)的数据的pwm调制。而且，该n比特的数据中的高位q比特的数据(比特b13～b20)被输入到高位侧daca，低位p比特的数据(比特b5～b12)被输入到低位侧dacb。
图17b是pwm调制的第一方式的说明图。dy、dz是数据dm的高位n比特的数据，是在n比特表现中dy＝dz+1成立的数据。
在由用于pwm调制的低位m＝4比特的数据表示的占空比例如为8比8的情况下，如图17b所示，以时分方式将8个16比特的数据dy和8个16比特的数据dz从调制电路90输出到d/a转换器100。
此外，在由低位m＝4比特的数据表示的占空比为10比6的情况下，以时分方式将10个数据dy和6个数据dz从调制电路90输出到d/a转换器100。同样地，在由低位m＝4比特的数据表示的占空比为14比2的情况下，以时分方式输出14个数据dy和2个数据dz。
图17c是pwm调制的第二方式的说明图。在用于pwm调制的m＝4比特的各比特b4、b3、b2、b1为逻辑电平“1”的情况下，选择在图17c中与各比特对应的输出模式(在各比特的右侧示出的输出模式)。
在例如比特b4＝1、b3＝b2＝b1＝0的情况下，在期间p1～p16内仅输出与比特b4对应的输出模式。即，将n＝16比特的数据按照dz、dy、dz、dy…的顺序以时分方式，从调制电路90输出到d/a转换器100。由此，数据dy、dz的输出次数共8次，可实现与在图17b中占空比为8比8的情况相同的pwm调制。
此外，在比特b4＝b2＝1、b3＝b1＝0的情况下，在期间p1～p16内输出与比特b4、b2对应的输出模式。由此，数据dy、dz的输出次数分别为10次、6次，可实现与占空比为10比6的情况相同的pwm调制。同样地，在比特b4＝b3＝b2＝1、b1＝0的情况下，数据dy、dz的输出次数分别为14次、2次，可实现与占空比为14比2的情况相同的pwm调制。
如上所述，根据本实施方式的调制电路90，仅控制数据dy、dz的输出次数等即可实现pwm调制，虽然是使用例如16比特的分辨率的d/a转换器100，也能够实现例如20比特以上的d/a转换的分辨率。
在例如噪声较小的电阻串型或电阻梯型的d/a转换中，例如16比特左右的分辨率是实质上的界限。对此，根据本实施方式，仅设置电路规模较小的调制电路90和滤波电路120，即可将d/a转换的分辨率提高到例如20比特以上。因此，能够将电路规模的增大抑制到最小限度，同时提高d/a转换部80的分辨率。并且，通过提高d/a转换部80的分辨率，能够实现振荡频率精度的高精度化，能够抑制跳频，提供适合于时刻同步的振荡器。
7.振荡器、电子设备、移动体
图18a示出包含本实施方式的电路装置500的振荡器400的结构例。如图18a所示，振荡器400包含振子420和电路装置500。振子420和电路装置500安装于振荡器400的封装410内。并且，振子420的端子和电路装置500(ic)的端子(焊盘)利用封装410的内部布线而电连接。
图18b示出包含本实施方式的电路装置500(d/a转换器)的电子设备的结构例。该电子设备包含本实施方式的电路装置500(d/a转换器)、石英振子等振子420、天线ant、通信部510和处理部520。另外，还可以包含操作部530、显示部540和存储部550。由振子420和电路装置500构成振荡器400。此外，电子设备不限于图18b的结构，可以实施省略其中一部分的结构要素、或追加其他结构要素等各种变形。
作为图18b的电子设备，例如可假设gps内置时钟、活体信息测定设备(脉搏计、步数计等)或者头部佩戴式显示装置等可佩戴设备，智能手机、移动电话、便携游戏装置、笔记本pc或者平板pc等便携信息终端(移动终端)，发布内容的内容提供终端，数字照相机或者摄像机等视频设备，或者基站或路由器等网络相关设备等各种设备。
通信部510(无线电路)进行经由天线ant而从外部接收数据、或向外部发送数据的处理。处理部520进行电子设备的控制处理、以及对经由通信部510而收发的数据的各种数字处理等。该处理部520的功能例如可通过微型计算机等处理器而实现。
操作部530供用户进行输入操作，可通过操作按钮、触摸面板显示器等来实现。显示部540用于显示各种信息，可通过液晶、有机el等的显示器来实现。另外，在作为操作部530而使用触摸面板显示器的情况下，该触摸面板显示器兼具操作部530以及显示部540的功能。存储部550用于存储数据，其功能可通过ram、rom等半导体存储器或hdd(硬盘驱动器)等实现。
图18c示出包含本实施方式的电路装置的移动体的例子。本实施方式的电路装置(振荡器)例如可以组装到车辆、飞机、摩托车、自行车或者船舶等各种移动体中。移动体例如是具有发动机或马达等驱动机构、方向盘或舵等转向机构以及各种电子设备(车载设备)，且在陆地上、空中或海上移动的设备或装置。图18c概要性示出作为移动体的具体例的汽车206。汽车206中组装了具有本实施方式的电路装置和振子的振荡器(未图示)。控制装置208根据通过该振荡器生成的时钟信号而进行动作。控制装置208例如按照车体207的姿态对悬架的软硬度进行控制，或者对各个车轮209的制动进行控制。例如可以利用控制装置208实现汽车206的自动运转。此外，组装有本实施方式的电路装置或振荡器的设备不限于这种控制装置208，也可以组装在汽车206等移动体所设置的各种设备(车载设备)中。
另外，如上述那样对本实施方式进行了详细说明，而对本领域技术人员而言，应能容易理解未实际脱离本发明的新事项和效果的多种变形。因此，这样的变形例全部包含在本发明的范围内。例如，在说明书或者附图中，至少一次与更加广义或者同义的不同用语一同记载的用语在说明书或者附图的任意部分都可以置换为该不同用语。另外，本实施方式和变形例的所有组合也包含于本发明的范围内。此外，d/a转换器、电路装置、振荡器、电子设备、移动体的结构或动作、d/a转换方法、电压选择方法、阈值电压的设定方法等也不限于本实施方式中说明的内容，能够实施各种变形。
- 还没有人留言评论。精彩留言会获得点赞！