模拟数字转换器及用于模拟数字转换器的输入缓冲器的制作方法

本申请涉及模拟数字转换器(analog-to-digitalconverter，adc)，尤其是，涉及利用动态偏置技术的adc。

背景技术：

目前，模拟数字转换器(analog-to-digitalconverter，adc)广泛应用于各种应用中，如医疗系统、音频系统、测试和测量设备、通信系统、图像和视频系统等。最常见的adc结构包括并联型adc(flashadc)、流水线adc(pipelineadc)和逐次逼近寄存器(successiveapproximationregister，sar)adc。虽然flashadc和流水线adc的速度比saradc快，但其电力消耗也比较大，不适合于电力供应有限的许多系统，如便携式设备。

saradc的类型包括使用电阻性数字模拟转换器(resistivedigitaltoanalogconverter，rdac)的电阻式(resistorstring)saradc、使用电容性数字模拟转换器(capacitivedigitaltoanalogconverter，cdac)的电容器阵列saradc以及使用混合式dac(即，c+rdac)的电阻电容(r-c)混合式saradc。一般来说，电容阵列saradc比电阻式saradc具有更好的线性。此外，r-c混合式saradc常用来减少很长的电阻器串或庞大的电容器阵列在物理布局上所占用的区域。然而，由于半导体加工工艺的限制，需要有大电容，这造成更大的面积并且功耗增加。

因此，需要降低saradc的功耗。

技术实现要素：

有鉴于此，本发明提供一种模拟数字转换器及用于模拟数字转换器的输入缓冲器，以解决上述问题。

根据至少一个实施方式，提供一种用于模拟数字转换器adc的输入缓冲器，包括：接收电路，耦接在电源电压和该adc的取样保持电路之间，用于接收模拟输入信号并生成缓冲模拟信号；以及阻抗电路，耦接到该接收电路，用于选择性地提供可变阻抗；其中，当该adc的该取样保持电路操作在第一阶段时，该阻抗电路提供小阻抗，当该adc的该取样保持电路操作在第二阶段时，该阻抗电路提供大阻抗。

根据至少一个实施方式，提供一种模拟数字转换器adc，用于将模拟输入信号转换为数字输出信号，该adc包括输入缓冲器和逐次逼近寄存器adc，逐次逼近寄存器adc包括：取样保持电路，耦接到该输入缓冲器并产生经采样的模拟信号，用于在第一阶段对该缓冲模拟信号进行采样并且在第二阶段保持该经采样的模拟信号；数模转换器，用于在比较阶段根据多个控制信号和参考电压提供中间模拟信号；比较器，用于根据该中间模拟信号和该经采样的模拟信号提供比较结果；以及sar逻辑，用于根据该比较结果提供该数字输出信号和该控制信号，输入缓冲器用于接收模拟输入信号以提供缓冲模拟信号并且包括：接收电路，耦接在电源电压和该逐次逼近寄存器adc的该取样保持电路之间，用于接收该模拟输入信号并生成该缓冲模拟信号；以及第一阻抗电路，耦接到该接收电路，用于选择性地提供第一可变阻抗；其中，在该第一阶段该第一阻抗电路提供小阻抗，在该第二阶段该第一阻抗电路提供大阻抗。

本发明提供的模拟数字转换器及用于模拟数字转换器的输入缓冲器，能够降低输入缓冲器的功耗。

在阅读附图中例示的优选实施例的如下详细描述之后，本发明的这些和其他目的对本领域技术人员来说无疑将变得显而易见。

附图说明

图1根据本发明的实施方式示出了模拟数字转换器(analog-to-digitalconverter，adc)。

图2a根据本发明的实施方式示出了saradc。

图2b根据本发明的实施方式例示了图2a的saradc的时钟信号clks、clkc和clkr的示例。

图3根据本发明的实施方式示出了输入缓冲器。

图4根据本发明的实施方式例示了图3的信号的波形。

图5根据本发明的实施方式示出了saradc的参考电压发生器。

具体实施方式

图1根据本发明的实施方式示出了模拟数字转换器(analog-to-digitalconverter，adc)100。adc100包括输入缓冲器110和逐次逼近寄存器(successiveapproximationregister，sar)adc120。输入缓冲器110能够接收(或放大)模拟输入信号sin并提供缓冲模拟信号ain。saradc120能够通过对所有可能的量化电平进行二叉搜索方法提供代表缓冲模拟信号ain(以采样时间时为例)的强度的数字输出信号dout。在一些实施方式中，输入缓冲器110可以是用于其他类型adc的驱动器。

图2a根据本发明的实施方式示出了saradc200。saradc200包括取样保持(s/h)电路210、转换电路260、参考电压发生器250。在此实施方式中，转换电路260包括比较器220、sar逻辑230和数字模拟转换器(digitaltoanalogconverter，dac)240。应该注意的是，转换电路260只是用于示例说明，并不是对本发明的限制。在其他实施方式中，在saradc200中也可以实现其他类型的adc电路。取样保持电路210根据时钟信号clks对缓冲模拟信号ain进行采样以获取经采样的模拟信号s1。dac240根据时钟信号clkc、来自参考电压发生器250的参考电压vref和来自sar逻辑230的多个控制信号cnt1至cntn生成中间模拟信号s2。比较器220根据经采样的模拟信号s1和中间模拟信号s2提供比较结果cmp。sar逻辑230根据比较结果cmp提供数字输出信号dout。此外，sar逻辑230根据比较结果cmp和时钟信号clkc提供控制信号cnt1至cntn到dac240。参考电压发生器250根据时钟信号clkr提供参考电压vref。

图2b根据本发明的实施方式例示了图2a的saradc200的时钟信号clks、clkc和clkr的示例。一起参照图2a和图2b，在正常模式n_mode下，saradc200能够接收缓冲模拟信号ain并提供与缓冲模拟信号ain相对应的数字输出信号dout。在待机模式s_mode下，saradc200处于闲置状态，并且不提供数字输出信号dout。如果时钟信号clkr是有效的(active)，saradc200操作在正常操作模式n_mode中。如果时钟信号clkr是不活动的(inactive)，saradc200操作在待机模式s_mode。此外，如果时钟信号clks是有效的，取样保持电路210处于采样阶段ps(也称为第一阶段)，缓冲模拟信号ain由取样保持电路210采样。如果时钟信号clks是不活动的，取样保持电路210处于保持阶段ph(也称为第二阶段)，经采样的模拟信号ain由取样保持电路210保持。此外，根据比较结果cmp，由sar逻辑230在比较阶段pc确定从最高有效位(mostsignificantbit，msb)开始数字输出信号dout的每一比特。例如，为了确定最高有效位，sar逻辑230设置最高有效位控制信号cnt1为第一逻辑值(例如“1”)并设置有效控制信号cnt2至cntn为第二逻辑值(例如“0”)。然后，在比较阶段pc中，dac240响应于控制信号cnt2至cntn根据时钟信号clkc生成中间模拟信号s2。假设第一逻辑值等于“1”，当比较结果cmp指示经采样的模拟信号s1小于中间模拟信号s2时，sar逻辑230确定数字输出信号dout的最高有效位的值等于逻辑“0”，否则等于“1”。在确定数字输出信号dout的最高有效位后，sar逻辑230设置下一个有效控制信号cnt2为“1”，并设置接下来的有效控制信号cnt3至cntn为“0”，接着在比较阶段pc，dac240根据时钟信号clkc生成新的中间模拟信号s2。类似地，sar逻辑230根据新的比较结果cmp确定数字输出信号dout的下一个有效位。继续该方法直到确定出数字输出信号dout的所有比特。应该注意的是，控制信号cnt1至cntn的设置只是示例，而不是用于限制本发明。此外，在本实施方式中，当时钟信号clks是有效的而时钟信号clkr是不活动的时，saradc200操作在非比较阶段。

图3根据本发明的实施方式示出了输入缓冲器300。根据模拟输入信号sin，输入缓冲器300能够提供缓冲模拟信号ain至saradc的取样保持电路350。输入缓冲器300包括偏置电路310、接收电路330和阻抗电路320。在本实施方式中，接收电路330包括nmos晶体管m1。nmos晶体管m1耦接在电源vdd与取样保持电路350之间，nmos晶体管m1的栅极用于接收模拟输入信号sin。在本实施方式中，nmos晶体管m1是具有高输入阻抗和低输出阻抗的源极跟随器。应该注意的是，nmos晶体管m1仅用作示例，并不作为对本发明的限制。在其他实施方式，接收电路330可以包括pmos晶体管。偏置电路310耦接在nmos晶体管m1和阻抗电路320之间，包括电流源315和nmos晶体管m2和m3。电流源315耦接在电源电压vdd和nmos晶体管m2之间，电流源315能够提供电流i1至nmos晶体管m2。nmos晶体管m2耦接在电流源315和地之间，nmos晶体管m2的栅极耦接至电流源315。nmos晶体管m3耦接在nmos晶体管m1和阻抗电路320之间，nmos晶体管m3的栅极耦接至电流源315和nmos晶体管m2的栅极。阻抗电路320包括电阻电路和开关电路。电阻电路包括电阻器r1，电阻器r1耦接在nmos晶体管m3和地gnd之间。开关电路包括开关sw1，其中开关sw1并联耦接至电阻器r1，并且开关sw1由saradc的时钟信号clks控制。响应于时钟信号clks，阻抗电路320选择性地提供可变阻抗。例如，在saradc的采样阶段ps，时钟信号clks导通开关sw1，nmos晶体管m3通过并行连接的开关sw1和电阻器r1耦接至地gnd。因此，阻抗电路320在saradc的采样阶段ps提供了小阻抗(例如，开关sw1的导通等效电阻)，然后响应于小阻抗，偏置电路310从nmos晶体管m1汲取对应于模拟输入信号sin的大电流i2。相反，在saradc的保持阶段ph，时钟信号clks关断开关sw1，nmos晶体管m3仅通过电阻器r1耦接到地gnd。因此，在saradc的保持阶段ph，阻抗电路320提供大阻抗(例如，电阻器r1的电阻值)，然后响应于大阻抗，偏置电路310从nmos晶体管m1汲取对应于模拟输入信号sin的小电流i2。因此，输入缓冲器300的总电流在保持阶段ph时下降，因此也降低了输入缓冲器的功耗。在一些实施方式中，阻抗电路320可以是可变电阻器。

图4根据本发明的实施方式例示了图3的信号的波形。一起参照图3和图4，取样保持电路350包括开关sw2和电容器c1，其中开关sw2也由时钟信号clks控制。在saradc的采样阶段ps，时钟信号clks导通开关sw2，缓冲模拟信号ain通过开关sw2传送至电容器c1。在saradc的保持阶段ph，时钟信号clks关断开关sw2，传送的缓冲模拟信号ain存储在电容器c1中。为了简化描述，将不描述取样保持电路350的细节。如上所述，开关sw1和sw2在采样阶段ps导通，并且在保持阶段ph关断。因此，缓冲模拟信号ain可以在采样阶段ps追踪模拟输入信号sin，并在保持阶段ph保持跟踪的模拟输入信号sin。例如，如图4所示，在保持阶段ph，对于缓冲模拟信号ain，如标记为410的部分，模拟输入信号sin将不被追踪。

图5根据本发明的实施方式示出了saradc的参考电压发生器500。参考电压发生器500包括电流源510、两个nmos晶体管m4和m5、两个电阻器r2和r3、阻抗电路520。电流源510耦接在电源电压vdd和nmos晶体管m4之间，电流源510能够提供电流i2至nmos晶体管m4。nmos晶体管m4耦接在电流源510和电阻器r2之间，nmos晶体管m4的栅极耦接电流源510。电阻器r2耦接在nmos晶体管m4和地gnd之间。nmos晶体管m5耦接在电源电压vdd和电阻器r3之间，nmos晶体管m5极耦接至电流源510和nmos晶体管m4的栅极。电阻器r3耦接在nmos晶体管m5和阻抗电路520之间。阻抗电路520包括电阻电路和开关电路。电阻电路包括电阻器r4，电阻器r4耦接在电阻器r3和地gnd之间。开关电路包括开关sw3，其中开关sw3并联耦接至电阻器r4，并且开关sw3由saradc的时钟信号clkr控制。响应于时钟信号clkr，阻抗电路520选择性地提供可变阻抗。例如，在saradc的正常模式n_mode中，时钟信号clkr导通开关sw3，电阻器r3通过并行连接的开关sw3和电阻器r4耦接至地gnd。因此，阻抗电路520在saradc的正常模式n_mode中提供小阻抗(例如，开关sw3的导通等效电阻)，然后响应于小阻抗，从nmos晶体管m5汲取大电流i3。相反，在saradc的待机模式s_mode中，时钟信号clkr关断开关sw3，电阻器r3仅通过电阻器r4耦接到地gnd。因此，在saradc的保持阶段ph中，阻抗电路520提供大阻抗(例如，电阻器r4的电阻值)，然后响应于大阻抗，从nmos晶体管m5汲取小电流i3。因此，参考电压发生器500的总电流在saradc的待机模式s_mode中下降，因此也降低了saradc的功耗。在一些实施方式中，阻抗电路520可以是可变电阻器。

根据本发明的实施方式，通过根据相应的时钟信号切换阻抗电路320和520中开关(例如，图3的sw1和/或图5的sw3)，可调整流经每个阻抗电路的电流，从而可以动态地偏置adc的平均电流。

尽管通过示例和优选实施方式描述了本发明，应当理解，本发明并不仅限于公开的实施方式。相反，对本领域技术人员而言显而易见的，本发明旨在涵盖各种修改和相似设置。因此，因此，上述公开内容应当被理解为本发明的举例，本发明的保护范围应以权利要求为准。