本发明涉及通信技术领域，尤其涉及一种加权比特翻转方法、计算机可读介质及计算机设备。
背景技术：
由于LDPC码具有逼近香农限的良好译码性能，进而得到了广泛的研究，并且被广泛应用于现有的一些主要通信系统中，比如5G、10Gbit Ethernet(IEEE802.3an)等其它通信系统。LDPC码作为一种具有并行译码结构的线性分组码，尤其适合利用FPGA等并行计算平台构造并行编译码器实现快速译码。为了获取更好的译码性能，LDPC码的各种译码算法得到广泛研究。其中，对于光通信等超高速数据传输场景，比如工作在40Gb/s的下一代光纤通信系统，现有的硬件水平只能支持实现BF-based译码器。
由于BF-based算法在译码速度方面固有的优势，因此得到广泛的研究。通过给不同的校验方程引入不同的可靠性度量值，加权比特翻转算法(Weighted BF，WBF)首先被提出来改进BF算法的译码性能。Zhang利用每个比特的信道接收值对WBF算法的品质因素进行修正，进而提出Modified WBF(MWBF)算法。
基于可靠率函数的传统比特翻转译码算法(WBF、MWBF)相比于经典的BF算法，译码性能有较大的提升，具有良好地应用前景。不过，定点仿真试验结果表明，WBF和MWBF算法的译码过程中会出现“伪零值”现象，使得算法利用FPGA平台实现时将会出现性能恶化的结果。
技术实现要素：
本发明提供一种加权比特翻转方法、计算机可读介质及计算机设备，用以解决现有技术中使用WBF和MWBF算法在译码过程中会出现“伪零值”现象的技术问题。
依据本发明的一个方面，提供了一种加权比特翻转方法，方法包括：
步骤S101，确定每一校验节点的品质因素值；
步骤S102，根据确定的品质因素值，确定伴随向量重量；
步骤S103，若伴随向量重量为0，停止译码输出译码序列；
步骤S104，若伴随向量重量为非0，选取变量节点进行翻转，翻转完成后执行步骤S102。
可选的，采用下式确定每一校验节点的品质因素值wm：
n∈[1,N]，其中yn为比特节点n输出的比特接收值，f为预设值。
可选的，选取变量节点进行翻转之前还包括：
确定翻转数量；
确定每个变量节点的品质因素；
根据翻转数量和确定的品质因素，选取变量节点。
可选的，确定翻转数量，包括：
根据伴随向量重量，确定翻转数量。
可选的，通过下式确定翻转数量：
q＝ηk/dc；
其中ηk为伴随向量重量，dc是码字的列重。
可选的，根据翻转数量和确定的品质因素，选取变量节点，包括：
将每个变量节点对应的品质因素进行排序，选择翻转数量个品质因素大的变量节点。
可选的，选取变量节点进行翻转，具体包括：
当翻转次数小于译码的最大迭代次数时，选取变量节点进行翻转。
可选的，选取变量节点进行翻转之前，还包括：
当判断翻转次数等于译码的最大迭代次数时，停止对变量节点进行翻转，输出译码序列。
依据本发明的二个方面，提供了一种计算机可读介质，计算机可读介质存储有加权比特翻转程序，当加权比特翻转程序被至少一个处理器执行时，导致至少一个处理器执行本发明所提供的任意一项的方法步骤。
依据本发明的三个方面，提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行程序时实现本发明所提供的任意一项的方法步骤。
根据本发明的一种加权比特翻转方法、计算机可读介质及计算机设备，通过修正校验节点品质因素值对应的校验式的权值，有效的解决了“伪零值”问题。解决了现有技术中使用WBF和MWBF算法的译码过程中会出现“伪零值”现象的技术问题，进而使得改进算法利用FPGA平台实现时可以获得较好地仿真性能，有效降低上述算法硬件实现时的错误平层。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为本发明实施例提供的一种加权比特翻转方法的流程图；
图2为本发明实施例中EG(273，191)码在WBF、WBF(hard)以及IWBF(hard)算法下译码性能的比较示意图；
图3为本发明实施例中EG(1023，781)码在WBF、WBF(hard)以及IWBF(hard)算法下译码性能的比较示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
本发明实施例使用二进制(N，k)LDPC码字进行设计，记为c＝[c0,c1,…,cN-1]，经调制后的信息序列为x＝[x0,x1,…,xN-1]，xn＝2cn-1,n∈[1,N]。过信道后信息序列变为y＝[y0,y1,…,yN-1]，yn＝xn+vn,n∈[0,N-1]，其中yn为接收向量元素，vn为高斯白噪声，其δ2为噪声方差。第k步迭代译码的硬判向量定义为zk(0≤k≤Kmax)。ηk为伴随向量sk＝zk×HT的重量，其中HT是H的转置矩阵。Kmax是译码的最大迭代次数。wm为校验节点m提供给与之相连的比特节点的品质因素值。A(n)＝{m:hmn＝1}表示与比特节点n相连的校验节点集合，该校验节点集合提供给比特节点n的品质因素值之和记为φn。B(m)＝{n:hmn＝1}表示与校验节点m相连的比特节点集合。比特节点n的品质因素En用来衡量该比特节点的可靠性，从而决定该比特节点的硬判结果在译码过程中是否需要翻转。
翻转函数的计算尤为关键，翻转函数值的大小决定着比特是否翻转，比特的正确翻转直接决定译码是否正确。理论分析证明，WBF算法和MWBF算法译码过程中出现的“伪零值”现象使得比特节点的品质因素无法利用每次迭代的校验信息进行正确的更新演化，即sm取不同值时，若wm＝0将会导致φn的值始终为0，进而影响该比特节点的翻转译码，甚至导致整个码字的译码失败。因此，本发明通过限定校验可靠度最小值的方式消除“伪零值”现象。
请参阅图1，为本发明实施例提供的一种加权比特翻转方法的流程图。本发明实施例的方法步骤如下：
步骤S101，确定每一校验节点的品质因素值。
具体实施时，k＝0，对于每个变量节点计算初始硬判决值zn＝(1-sgn(yn))/2，并计算每一校验节点m的品质因素值。
可选的，本实施例中，采用下式确定每一校验节点的品质因素值wm：
n∈[1,N]，其中yn为比特节点n输出的比特接收值，f为预设值。
可以清楚的是，当噪声方差δ2不变时，硬件实现时译码器定点计算的量化精度越高，出现伪零值的概率越小，译码性能越好，这就是量化精度越高译码性能越好的的原因。但是，精度提高会造成译码器消耗硬件资源的线性增加，因此要根据实际情况选择合适的定点计算精度，从而确认预设值f的大小。
步骤S102，根据确定的品质因素值，确定伴随向量重量。
具体实施时，根据品质因素值wm，计算伴随向量重量ηk。
步骤S103，若伴随向量重量为0，停止译码输出译码序列。
具体实施时，当随向量重量ηk为0，则判断译码序列正确，停止译码，并输出译码序列。
步骤S104，若伴随向量重量为非0，选取变量节点进行翻转，翻转完成后执行步骤S102。
可选的，选取变量节点进行翻转之前还包括：
确定翻转数量。
具体实施时，需要确定翻转数量的个数对变量节点进行翻转。
可选的，确定翻转数量，具体包括：
根据伴随向量重量ηk，确定翻转数量。
可选的，通过下式确定翻转数量：
q＝ηk/dc；
其中ηk为伴随向量重量，dc是码字的列重。
确定每个变量节点的品质因素En，通过以下公式测得：
根据翻转数量和确定的品质因素En，选取变量节点。
通过采用下式确定每一校验节点的品质因素值wm：
避免sm取不同值时，若wm＝0将会导致φn的值始终为0，进而影响该比特节点的翻转译码，甚至导致整个码字的译码失败。因此，通过修正校验节点品质因素值对应的校验式的最小值的方式消除“伪零值”现象。
可选的，根据翻转数量和确定的品质因素，选取变量节点，包括：
将每个变量节点对应的品质因素进行排序，选择翻转数量个品质因素大的变量节点。
具体实施时，获取每一变量节点对应的品质因数En，并将每一品质因数En进行排序，选择翻转数量个品质因数En大的变量节点，对选择的变量节点进行翻转。为了提高算法的译码收敛速度，本发明通过选取品质因素大的q个比特同时进行翻转来实现LDPC码的快速译码。
可选的，选取变量节点进行翻转，具体包括：
当翻转次数小于译码的最大迭代次数时，选取变量节点进行翻转。
具体实施时，因为在执行最大迭代次数之前，需要变量节点进行翻转，以得到正确的译码序列。
可选的，选取变量节点进行翻转之前，还包括：
当判断翻转次数等于译码的最大迭代次数时，停止对变量节点进行翻转，输出译码序列。
具体实施时，当执行最大译码迭代次数时，停止对变量节点进行翻转，输出译码序列。以便于在k>Kmax时，结束译码，输出最终得到的译码序列，防止好用计算机资源。
实例1
对WBF算法以及本发明所提供的加权比特翻转方法(Improved Weighted Bit-Flipping,IWBF)的仿真性能进行比较分析。利用EG(273，191)实例化发明算法，测试数据经过BPSK调制后经由AWGN信道传输。译码器的最大迭代次数为100。每个SNR点观察到100帧错误数据停止译码性能统计。测试数据经过BPSK调制后经由AWGN信道传输，噪声的均值为0、方差为N0/2。
见图2，为EG(273，191)在WBF、WBF(hard)以及IWBF(hard)算法下译码性能比较。WBF(hard)和IWBF(hard)算法为定点仿真，整数部分量化比特固定为5。对于定点仿真，分数部分精度是影响译码性能的关键因素。本实例给出算法在3、5和7比特量化精度的性能比较。由图2可知，WBF译码时，码1的误码率小于10-5且未出现错误平层，IWBF(hard)算法在5和7比特量化精度的情况下获得与WBF算法浮点仿真相当的译码性能，3比特量化精度的情况下IWBF(hard)算法译码性能约为10-4与比5和7比特量化相比有将近一个数量级的损失。相同仿真条件下，WBF(hard)在3、5和7比特量化精度场景下，在信噪比为5dB时的译码性能分别为10-2、10-3和10-4。值得注意是，3比特量化精度的情况下IWBF(hard)算法译码性能约为10-4，但是算法在5dB时并没有达到译码性能的极限，从仿真图可以看出随着信噪比的增大，算法的译码性能仍可以得到进一步的改善，而在3、5和7比特量化精度场景下WBF(hard)都在5dB时出现较为明显的错误平层。
实例2
对WBF算法以及本发明所提供的加权比特翻转方法(Improved Weighted Bit-Flipping,IWBF)的仿真性能进行比较分析。利用EG(1023，781)实例化发明算法，测试数据经过BPSK调制后经由AWGN信道传输。译码器的最大迭代次数为100。每个SNR点观察到100帧错误数据停止译码性能统计。测试数据经过BPSK调制后经由AWGN信道传输，噪声的均值为0、方差为N0/2。
见图3，EG(1023，781)在WBF、WBF(hard)以及IWBF(hard)算法下译码性能比较。WBF(hard)和IWBF(hard)算法为定点仿真，整数部分量化比特固定为5。对于定点仿真，分数部分精度是影响译码性能的关键因素。本实例给出算法在3、5和7比特量化精度的性能比较。码2利用WBF、WBF(hard)以及IWBF(hard)算法译码性能表现相近，其利用本文所提IWBF(hard)算法在5和7比特量化精度的情况下获得与WBF算法浮点仿真相当的译码性能，且3比特量化精度的情况下IWBF(hard)算法译码性能在4.5dB时约为10-3，并未出现WBF(hard)译码时的错误平层。
根据实例1与实例2的仿真结果验证了本发明提供的加权比特翻转方法的有效性。另外，在具体工程实现时，对于EG(273，191)码和EG(1023，781)码最优使用5比特量化精度实例化LDPC译码器，在硬件开销较小的情况下获得接近于WBF算法的译码性能。
本发明实施例还提供了一种计算机可读介质，该计算机可读介质存储有加权比特翻转程序，当加权比特翻转程序被至少一个处理器执行时，导致至少一个处理器执行如下步骤：
步骤S101，确定每一校验节点的品质因素值；
步骤S102，根据确定的品质因素值，确定伴随向量重量；
步骤S103，若伴随向量重量为0，停止译码输出译码序列；
步骤S104，若伴随向量重量为非0，选取变量节点进行翻转，翻转完成后执行步骤S102。
由于在上述实施例中已经对获取目标位置方法实施过程进行了详细说明，本实施例在此不再重复赘述。
本实施例计算机可读存储介质包括但不限于为：ROM、RAM、磁盘或光盘等。
本发明实施例还提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的加权比特翻转程序，处理器执行加权比特翻转时实现如下步骤：
步骤S101，确定每一校验节点的品质因素值；
步骤S102，根据确定的品质因素值，确定伴随向量重量；
步骤S103，若伴随向量重量为0，停止译码输出译码序列；
步骤S104，若伴随向量重量为非0，选取变量节点进行翻转，翻转完成后执行步骤S102。
由于在上述实施例中已经对加权比特翻转方法实施过程进行了详细说明，本实施例在此不再重复赘述。
本实施例中计算机设备包括但不限于移动电话、手机、智能手机、平板电脑、个人电脑、个人数字助理、媒体播放器和其他电子设备。
综上，本发明公开了一种加权比特翻转方法、计算机可读介质及计算机设备，涉及通信技术领域。相比于现有技术，本发明具有以下有益效果：WBF算法和MWBF算法译码过程中出现的“伪零值”现象使得比特节点的品质因素无法利用每次迭代的校验信息进行正确的更新演化，造成上述算法硬件实现的错误平层。本发明通过修正校验节点品质因素值对应的校验式的权值的方式消除“伪零值”现象，提高了译码性能。
在本申请所提供的实施例中，应该理解到，所揭露的方法，可以通过其它的方式实现。以上所描述的计算机可读介质和计算机设备实施例仅仅是示意性的，例如，附图中的流程图显示了根据本发明的多个实施例的方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，流程图中的每个方框、以及流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
总之，以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。