一种时间放大器以及半导体存储器的制作方法

本实用新型涉及半导体存储技术领域，具体涉及一种时间放大器，还涉及一种半导体存储器。

背景技术：

延迟锁相环(DLL，Delay-Locked Loop)通常应用在DDR3/DDR4动态随机存取存储器中，延迟锁相环用于自动调节一路信号的延时，使两路信号的相位一致(边沿对齐)。具体地，在需要某些数字信号与系统时钟同步的情况下，延迟锁相环将两路时钟的边沿对齐，用被调节的时钟做控制信号，就可以产生与系统时钟严格同步的信号，且该同步不随外界条件如温度、电压的变化而改变，因此得以广泛地使用。

为了测量精细时间间隔，DLL中嵌入有时间数字转换器(TDC，Time-to-Digital converter)，近年来，为了提高TDC时间精度的同时，提高其转换速率，时间放大器思想应运而生，基于时间放大器，可以对时间间隔进行“粗量化-放大-细量化”，仅仅使用粗糙的量化器便能得到较高的时间分辨率。在TDC中可嵌入多种类型的时间放大器(TA，Time amplifier)，如基于SR锁存器的时间放大器、门时间放大器、1x/4x延迟缓冲时间放大器等。其中，基于SR锁存器的时间放大器由两个SR锁存器和一个门控组成，其增益与SR锁存器输出端设置的附加电容成正比，然而，基于SR锁存器的时间放大器的主要缺点是时间放大的增益不可变，进而导致DLL的时间间隔测量精准度较低。

因此，如何使时间放大器的增益可调，从而提高DLL的时间检测测量精准度是本领域技术人员急需要解决的技术问题。

技术实现要素：

本实用新型提供一种可变增益的时间放大器，以及一种半导体存储器，以克服或缓解背景技术中存在的一个或者更多个问题，至少提供一种有益的选择。

作为本实用新型的一个方面，本实用新型提供了一种可变增益的时间放大器，包括：

第一闩锁器，所述第一闩锁器的Q₁输出端耦接有第一电容，输出端耦接有第二电容，所述第一电容和所述第二电容中至少有一个电容的电容值可调；

第一控制器，用于控制所述第一电容的电容值与所述第二电容的电容值的相对大小，使所述时间放大器的放大增益增大或者减小。

优选的，在上述可变增益的时间放大器中，还包括：

第二闩锁器，所述第二闩锁器的Q₂输出端耦接有第三电容，输出端耦接有第四电容，所述第三电容和所述第四电容中至少有一个电容的电容值可调。

优选的，在上述可变增益的时间放大器中，还包括：

第二控制器，用于控制所述第三电容的电容值与所述第四电容的电容值的相对大小，使所述时间放大器的放大增益增大或者减小。

优选的，在上述可变增益的时间放大器中，所述第一电容、所述第二电容、所述第三电容、和所述第四电容的其中一电容包括：

至少两条支路，所述支路之间并联，所述支路的输入端与所述第一闩锁器和所述第二闩锁器的其中一输出端连接，所述支路的输出端接地；

其中，所述支路由支路电容以及串联与所述支路电容的开关组成，所述开关受到所述第一控制器和所述第二控制器中对应连接的控制器控制。

优选的，在上述可变增益的时间放大器中，所述开关包括：

与非门，所述与非门的输入端包括接触引脚，由对应连接的所述第一控制器或所述第二控制器控制，对应的所述第一控制器和所述第二控制器用于控制所述接触引脚与所述支路之间为连接或是断开来调整电容值的大小。

优选的，在上述可变增益的时间放大器中，所述所述与非门的输入端还包括控制引脚由对应连接的所述第一控制器或所述第二控制器控制，当所述接触引脚与所述支路连接时，对应连接的所述第一控制器或所述第二控制器用于将逻辑信号发送至所述控制引脚来调整电容值的大小。

优选的，在上述可变增益的时间放大器中，还包括：

与所述第一闩锁器的输入端连接的第一缓冲器，以及与所述第一闩锁器的输出端连接的第一或非门。

优选的，在上述可变增益的时间放大器中，还包括：

与所述第二闩锁器的输入端连接的第二缓冲器，以及与所述第二闩锁器的输出端连接的第二或非门。

本实用新型还提供一种半导体存储器，包括上述任一项所述的时间放大器。

本实用新型采用上述技术方案，具有如下优点：本实用新型通过将藕接于时间放大器中的闩锁器的输出端的电容变为可调电容，通过控制器控制可调电容的电容值的相对大小，最终使得时间放大器的增益可调，进而提高延迟锁相环的时间检测测量精准度。具体的，藕接于第一闩锁器输出端的第一电容的电容值大于第二电容的电容值，或藕接于第二闩锁器输出端的第三电容的电容值大于述第四电容的电容值时，时间放大器的放大增益减小，藕接于第一闩锁器输出端的第一电容的电容值小于第二电容的电容值，或藕接于第二闩锁器输出端的第三电容的电容值小于第四电容的电容值时，时间放大器的放大增益减小。

上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本实用新型进一步的方面、实施方式和特征将会是容易明白的。

附图说明

在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本实用新型公开的一些实施方式，而不应将其视为是对本实用新型范围的限制。

图1为本实用新型实施例提供的一种时间放大器的内部电路示意图。

图2为本实用新型实施例提供的时间放大器信号输入输出示意图。

图3为本实用新型实施例提供的电容值粗调的第一电容的内部电路示意图。

图4为本实用新型实施例提供的电容值微调的第一电容的内部电路示意图。

附图标记：

10 第一缓冲器； 10’第二缓冲器；

20 第一闩锁器 20’第二闩锁器；

31 第一电容 32 第二电容；

33 第三电容 34 第四电容；

40：第一或非门 40’第二或非门；

51： 第一控制器； 52 第二控制器；

310 支路； 311 支路电容311； 312开关；

312’与非门； 312’A接触引脚 312’B控制引脚。

具体实施方式

在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本实用新型的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。

在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本实用新型中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。

在本实用新型中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。

下文的公开提供了许多不同的实施方式或例子用来实现本实用新型的不同结构。为了简化本实用新型的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本实用新型。此外，本实用新型可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本实用新型提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

实施例一

在一种具体实施方式中，提供了一种可变增益的时间放大器，时间放大器为用以放大两电子信号间的时差的一种装置。请参阅1，其为本实施例提供的可变增益的时间放大器的内部电路结构示意图。包括：

第一闩锁器20，第一闩锁器20的Q₁输出端耦接有第一电容31，输出端耦接有第二电容32，第一电容31和第二电容32中至少有一个电容的电容值可调；

第一控制器51，用于控制第一电容31的电容值与第二电容32的电容值的相对大小，使时间放大器的放大增益增大或者减小。

在上述时间放大器的基础上，还包括：

第二闩锁器20’，第二闩锁器20’的Q₂输出端耦接有第三电容33，输出端耦接有第四电容34，第三电容33以及第四电容34中至少有一个电容的电容值可调。

在上述时间放大器的基础上，还包括：

第二控制器52，用于控制第三电容33的电容值与第四电容34的电容值的相对大小，使时间放大器的放大增益增大或者减小。

其中，时间放大器包含有第一缓存器10、第二缓存器10’、第一闩锁器20、第二闩锁器20’、第一电容31、第二电容32、第三电容33、第四电容34、第一或非门40，以及第二或非门40’。第一闩锁器20包含有第一与非门21和第二与非门22，第一与非门21和第二与非门22彼此交互耦接，第二闩锁器20’包含有第三与非门21’和第四与非门22’，第三与非门21’和第四与非门22’彼此交互耦接，第一电容31与第二电容32分别耦接于第一闩锁器20的Q₁输出端和输出端，以及第三电容33与第四电容34分别耦接于第二闩锁器20’的Q₂输出端和输出端。

需要指出的是，第一电容21、第二电容22、第三电容23以及第四电容24中至少有一个电容的电容值可调，根据不同的情况选择不同的电容为可调，可调电容的数量不做具体限定，均在本实施例的保护范围内。

如图2所示，C线条表示当第一电容31的电容值大于第二电容32的电容值，或第三电容33的电容值大于第四电容34的电容值时，时间放大器的放大增益减小；A线条表示第一电容33的电容值小于第二电容32的电容值，或第三电容33的电容值小于第四电容34的电容值时，时间放大器的放大增益减小，最终使得时间放大器的增益可调，进而提高DLL的时间检测测量精准度。B线条表示当第一电容31和第二电容32的电容值相同，或第三电容33和第四电容44的电容值相同时，时间放大器的放大增益固定不变。

在上述可变增益的时间放大器的基础上，第一电容31、第二电容32、第三电容33和第四电容34的其中一电容，包括：

至少两条支路310，支路310之间并联，支路310的输入端与第一闩锁器20和第二闩锁器20’的其中一输出端连接，支路310的输出端接地；

其中，支路310由支路电容311以及与支路电容311串联的开关312组成，开关312受到第一控制器51和第二控制器52中对应连接的控制器控制。

具体的，如图3和图4所示，以第一电容31的内部电路结构为例进行说明，第一控制器51通过比较第一电容31和第二电容32的当前电容值以及比较第三电容33和第四电容34的当前电容值，根据用户对放大器的放大增益需求，计算出第一电容31和第二电容32的调整值，或者第三电容33和第四电容34的调整值，进而控制每条支路310上的开关312打开或者闭合。

例如，若用户需要时间放大器的放大增益增大，那么控制第一电容31的电容值小于第二电容32的电容值，或者第三电容33的电容值小于第四电容34的电容值，由于可调电容是由多条电容并联而成，因此，第一电容31中开关312关闭的支路310多于第二电容32的中开关312关闭的支路310，第三电容33中开关312关闭的支路310多于第四电容34的中开关312关闭的支路310，因此，第一控制器51根据关闭的支路310数量控制所选的支路310中的开关312闭合，最终调节时间放大器的放大增益增大的效果。

例如，若用户需要时间放大器的放大增益减小，那么控制第一电容31的电容值大于第二电容32的电容值，或者第三电容33的电容值大于第四电容34的电容值，由于可调电容是由多条电容并联而成，因此，第一电容31中开关312关闭的支路310少于第二电容32的中开关312关闭的支路310，第三电容33中开关312关闭的支路310少于第四电容的中开关312关闭的支路310，因此，控制器50根据关闭的支路310数量控制所选的支路310中的开关312闭合，最终调节时间放大器的放大增益减小的效果。

需要指出的是，开关312的种类可以为普通的阀门开关，用于接收控制器50发送的控制信号，还可以为逻辑控制开关，用于接收第一控制器51发送的逻辑信号，均在本实施方式的保护范围内。

进一步的，在上述可变增益的时间放大器中，开关312包括：

与非门312’，与非门312’的输入端包括接触引脚A，由对应连接的第一控制器51和第二控制器52控制，对应的第一控制器51和第二控制器52用于控制接触引脚A与支路310之间为连接或是断开来调整电容值的大小。

进一步的，在上述可变增益的时间放大器中，与非门312’输入端的还包括控制引脚由对应连接的第一控制器51或第二控制器52控制，当接触引脚A与支路310连接时，对应连接的第一控制器51或第二控制器52用于将逻辑信号发送至控制引脚B来调整电容值的大小。

其中，第一控制器51或第二控制器52通过对接入支路310的接触引脚A与支路310是否连接或者断开进行控制，此时，与非门312’的开关相当于普通阀门开关，对整个可调电容的电容值进行粗调。第一控制器51或第二控制器52在对接触引脚A与支路310连接的情况下，将逻辑信号发送至控制引脚B来调整电容值的大小进行微调，增强了电容值的调节精度。

以第一控制器51对第一电容31的调控为例进行说明，若第一电容31中包含了三条并联支路310，每条支路310上串联有一个支路310电容和一个开关，第一控制器51对三条支路310中的开关进行控制，控制三条支路310中的与非门312’的接触引脚A与此支路310连接，当输入逻辑信号000至此与非门312’的控制引脚B时，第一电容31的电容值为1.324822fF，输入逻辑信号001时，电容值为1.340683fF，相比1.324822fF相差0.015861fF，输入逻辑信号011时，电容值为1.356543fF，相比1.340683fF差0.015861fF，输入逻辑信号111时，电容值为1.372704fF，相比1.356543fF差0.015861fF，因此，对电容值进行了微调。

在上述可变增益的时间放大器的基础上，还包括：

与第一闩锁器20的输入端连接的第一缓冲器10，以及与第一闩锁器20的输出端连接的第一或非门40。

在上述可变增益的时间放大器的基础上，还包括：

与第二闩锁器的输入端连接的第二缓冲器10’，以及与第二闩锁器的输出端连接的第二或非门40’。

需要指出的是，上述实施方式中的或非门NOR gate，是数字逻辑电路中的基本元件，实现逻辑或非功能，与非门NAND gate是数字电路的一种基本逻辑电路。

实施例二

在另一具体实施方式中，本实用新型还提供一种半导体存储器，包括上述任一项所述的时间放大器。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。