环绕式栅极垂直栅极存储器结构和半导体元件及其构建方法与流程

本发明是有关于一种半导体元件，且特别是有关于一种包含有三维(three-dimensional，3D)环绕式栅极(gate-all-around，GAA)垂直栅极(vertical gate，VG)结构的半导体结构和半导体元件，以及制造这种半导体结构和半导体元件的方法。

背景技术：

对半导体元件制造者而言，进一步缩小半导体结构和元件的临界尺寸，以实现在较小的区域中有着更大的存储容量，并且达到每位有更低的成本的需求仍持续增加。使用之，例如：薄膜晶体管(thin film transistor，TFT)技术、电荷捕捉存储器技术和交叉点阵列技术的三维半导体元件，已经越来越广泛地被应用来实现半导体制造者的上述需求。目前半导体技术上的发展，已经包括了在半导体元件中以三维垂直通道(vertical channel，VC)结构和三维垂直栅极结构的形式来构建垂直结构的技术。

技术实现要素：

尽管半导体元件的构建技术在最近有如上所述的发展，仍可以由本发明的揭露内容中认知到在构建三维半导体元件中所面对一个或多个问题；例如，用来形成三维垂直通道的结构和多层(various layers)通常需要占用相对较大的占用面积(footprint)(或区域)。此外，所构建的三维垂直通道结构经常会遇到可靠性的问题，并在性能方面出现不合预期的变异。至于三维垂直栅极结构，虽然和三维垂直通道结构及其它构建的半导体元件相比，三维垂直栅极结构通常只需要较小的占用面积(或区域)，然而可靠的制造技术，包括元件垂直栅极的图案化和刻蚀以及构建没有变形、缺陷和/或弯曲的元件，往往难以达成。此外，在本发明内容中可以了解到，现有三维垂直栅极结构的写入能力仍可以被再进一步提高。例如：目前的三 维垂直栅极结构仍缺乏环绕式栅极结构。环绕式栅极结构，包括形成在三维垂直栅极结构的位线(bit lines)中的电荷捕捉层。因此，现有的三维垂直栅极结构并无法对垂直栅极结构提供电场增强的功能。

本发明内容所述的示范实施例一般是有关于半导体元件和构建该半导体元件的方法，用以解决构建包括以上所述的半导体元件时的一个或多个问题。

在本发明的一示范实施例中，提出一种构建三维环绕式栅极垂直栅极半导体结构的方法，其包括提供一基板和在基板上形成一多层结构，使多层结构具有交错叠层的第一绝缘材料层和导电材料层，该第一绝缘材料层是通过沉积第一绝缘材料的方式所形成，导电材料层是通过沉积导电材料的方式所形成。此方法还包括识别位线位置和字线(word line)位置，以形成位线和字线。此方法还包括移除多层结构中未包含被识别的位线位置和字线位置的部分。每一个被移除的部分是穿过多层结构而延伸到达基板的至少一个顶面。此方法进一步包括在被识别的位线位置和字线位置之外的区域中形成第二绝缘材料垂直结构。此方法还包括移除沿着被识别的字线位置但未包含被识别的位线位置的区域中的一部分多层结构。每一个被去除的部分是穿过多层结构延伸到达基板的至少一个顶面。此方法还包括移除第一绝缘材料层沿着被识别的字线位置的区域中的第一绝缘材料。此方法还包括在被识别的位线位置中形成位线。此位线是通过圆化(rounding)每一个导电材料层沿着被识别的位线位置的至少一部分来形成。此位线是进一步通过在被圆化的导电材料层的至少一部分上形成一电荷捕捉层来形成。此方法还包括在被识别的字线位置中形成字线。

在本发明的另一示范实施例中，一半导体结构包括具有多个形成在基板上的位线和字线的三维环绕式栅极垂直栅极结构。此半导体结构进一步包括多个从基板的至少一顶部表面垂直延伸的第一绝缘材料部分。所述多个第一绝缘材料部分是邻接于三维环绕式栅极垂直栅极结构并且可操作以对三维环绕式栅极垂直栅极结构中的相邻字线提供电性隔离。

附图说明

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例配合 所附图式来进行详细说明。其中，类似的元件符号将用以表示类似的技术特征，详细说明如下：

图1是根据一实施例绘示构建一种三维半导体元件的方法流程图。

图2A是根据一实施例绘示构建三维环绕式栅极垂直栅极半导体结构的方法流程图。

图2B是根据一实施例绘示形成于基板上交错叠层的绝缘材料层和导电材料层的结构剖面图。

图2C是根据一实施例绘示识别位线和字线的位置的结果俯视图。

图2D-2J是根据一实施例绘示构建半导体元件的方法的结构示意图。

图3A是根据另一实施例绘示构建三维环绕式栅极垂直栅极半导体结构的方法流程图。

图3B是根据另一实施例绘示形成在基板上交错叠层的绝缘材料层和导电材料层的结构剖面图。

图3C是根据另一实施例绘示识别位线和字线的位置的结果俯视图。

图3D-3I是根据另一实施例绘示构建半导体元件的方法结构示意图。

图4A是根据又一实施例绘示构建三维环绕式栅极垂直栅极半导体结构的方法流程图。

图4B是根据又一实施例绘示形成在基板上交错叠层的绝缘材料层和导电材料层的结构剖面图。

图4C是根据又一实施例绘示识别位线和字线的位置的结果俯视图。

图4D-4I是根据另一实施例绘示构建半导体元件的方法的结构示意图。

【符号说明】

100：方法

102：提供一基板

104：形成多个交错叠层的第一绝缘材料层和导电材料层

106：识别位线和字线的位置

110：形成位线和字线

200：三维环绕式栅极垂直栅极半导体结构

202：基板

204：第一绝缘材料层

204′：第二绝缘材料

206：导电材料层

206′：电荷储存层

206a：隧穿氧化层

206b：电荷捕捉氮化层

206c：阻绝氧化层

208：位线位置

210：字线位置

210′：第一绝缘材料层沿着被识别的字线位置中的第一绝缘材料部分

20：方法

201：在被识别的位线位置和字线位置之外的位置形成第二绝缘材料垂直结构

203：移除多层结构位于沿着被识别的字线位置但未包含被识别的位线位置的区域中的部分

205：移除第一绝缘材料层沿着被识别的字线位置中的第一绝缘材料

207：圆化沿着被识别的位线位置的至少一部分导电材料层，并在被圆化的导电材料层上形成电荷储存层，藉以形成位线

209：形成字线

211：在被识别的位线位置和字线位置之外的位置形成第一绝缘材料垂直结构

212′：多层结构位于被识别的位线位置和字线位置之外的部分

212a：第二绝缘材料垂直结构

212b：第一绝缘材料垂直结构

214′：部分

214：字线

30：方法

301：移除多层结构位于沿着被识别的字线位置而未包含被识别的位线位置的区域中的部分

303：在被识别的位线位置和字线位置之外的位置形成第二绝缘材料垂直结构

305：移除第一绝缘材料层沿着被识别的字线位置中的第一绝缘材料

307：圆化沿着被识别的位线位置的至少一部分导电材料层，并在被圆化的导电材料层上形成电荷储存层，藉以形成位线

309：形成字线

311：在被识别的位线位置和字线位置之外的位置形成第一绝缘材料垂直结构

40：方法

401：在被识别的位线位置和字线位置之外的位置形成第二绝缘材料垂直结构

403：移除多层结构被识别的位线位置和第二绝缘材料垂直结构以外的区域中的部分

405：移除位于第一绝缘材料层中剩余的第一绝缘材料

407：圆化沿着被识别的位线位置的至少一部分导电材料层，并在被圆化的导电材料层上形成电荷储存层，藉以形成位线

409：沿着被识别的位线位置沉积第二绝缘材料

411：形成字线

虽然为方便起见，使用类似的元件符号来表示图式中的类似元件；但可以理解的是，每个不同的实施例可以被视为是单独的变型。

具体实施方式

以下实施例将参照附图来进行说明，其中，这些实施例仅是本发明内容可被具体实施的一部分。本发明内容和随附权利要求范围所使用的「范例实施例(example embodiment)」、「例示实施例(example embodiment)」和「本实施例(present embodiment)」一词，并不需要指涉其为单一的实施例，而可以是在不脱离范例实施例的精神范围内，经由结合和/或互换而为相关的变化的不同型态实施例。此外，本发明内容和后附的权利要求范围中所使用的术语，其目的仅是为了描述实施例，而非用以限制本发明内容的范围。例如：在本发明内容和随附的权利要求范围中所使用到的词语「在...之中(“in”)」可包括「在其上(″on″)」和「在其中(“in”)」；词语「一(″a″)、(″an″)」、和「该(″the″)」可包括单数和复数的引用。此外，在本发明内容 和随附的权利要求范围中所使用到的术语「通过(″by″)」的文意根据上下文的叙述可表示为「从..(″from″)」的意思。其次，在本发明内容和随附的权利要求范围中所使用到的词语「如果(″if′)」也可意根据上下文义而有「当...就(″when″)」或「取决于...(″upon″)」的意思。再者，本发明内容和随附的权利要求范围中所使用的词语「和/或(″and/or″)」可以指包括一个或多个相关所列项目的任意和所有可能的组合。

尽管近期半导体元件的构建技术已有如前所述的发展，但仍可以在本发明内容中认知到在构建三维半导体元件时以及所构建的三维半导体元件本身所面对到的一个或多个问题。例如，三维垂直通道的结构和各层通常需要相对较大的占用面积(或区域)。此外，所构建的三维垂直通道结构经常会遇到可靠性问题，并在性能方面出现不合预期的变异。至于三维垂直栅极结构，虽然和三维垂直通道结构及其它的半导体元件相比，三维垂直栅极结构通常只需要较小的面积(或区域)，然而可靠的制造技术，包括元件垂直栅极的图案化和刻蚀以及构建没有变形、缺陷和/或弯曲的元件，往往难以达成。

在本发明内容中也可以了解到，现有三维垂直栅极结构的写入能力仍可以被再进一步提高。例如：目前已知的三维垂直栅极结构仍未构建以具有或包含环绕式栅极结构，其包括位于位线中的电荷存储层。其中位线具有形成于导电核心上的隧穿氧化层、形成于隧穿氧化层上的电荷捕捉层以及形成于电荷捕捉层上的阻绝氧化层。因此，已知的三维垂直栅极结构无法对垂直栅极结构提供电场增强的功能。特别是，已知的三维垂直栅极结构无法提供电场增强的功能给隧穿氧化层和/或提供电场延迟(E-field retardation)功能给对应于电荷捕捉层的阻绝氧化层。

在本发明内容是描述包括三维环绕式栅极垂直栅极元件和结构的半导体元件和结构，以及构建这种半导体元件和结构的方法，用以解决半导体元件和结构所遇到，包括上述的及此处所述的一个或多个问题。需了解的是在本发明中所描述的原理可以应用于与非门型(NAND-type)与或非门型(NOR-type)元件以外，包括浮动栅极存储器元件、电荷捕捉存储器元件、非易失性存储器元件和/或嵌入式存储器元件的存储器元件之中。

用来构建半导体元件的实施例例如三维环绕式栅极垂直栅极半导体 结构的方法是绘在图1至图4中。如图1的实施流程所示，方法100的实施例包括提供一基板(如步骤102所示)。方法100的实施例还包括在基板上形成一多层结构(如步骤104所示)。其中，多层结构可包括交错叠层的第一绝缘材料层和导电材料层。第一绝缘材料层可通过沉积第一绝缘材料的方式来形成，而导电材料层可通过沉积导电材料的方式来形成。形成在基板202上交错叠层的第一绝缘材料层204和导电材料层206的实施例的结构剖面图是绘示在图2B、图3B和图4B中。第一绝缘材料可包括硅氧化物、硅氮化物和其他类似材料，而导电材料可包括多晶硅和其他类似材料。

方法100的实施例可进一步包括识别位线和字线的位置，用以形成位线和字线(如步骤106所示)。识别位线位置208和字线位置210的实施例的俯视图是绘示在图2C、图3C和图4C中。

方法100可进一步包括形成三维环绕式栅极垂直栅极半导体元件和/或结构的位线和字线(如步骤108所绘示)。可以认知到的是，本发明内容的实施例是可操作地提供电场增强功能，包括对三维环绕式栅极垂直栅极导体元件和/或结构提供电场增强功能，并且也可操作防止和/或显着地消除在半导体元件的垂直结构中发生变形、扭曲和/或弯曲，及串焊(stringers)的现象。此外，垂直绝缘材料结构的实施例可以减少或避免在半导体元件的垂直结构中发生串焊和/或变形、缺陷和/或弯曲的现象。

半导体元件的实施例，诸如三维垂直栅极元件，可以根据上述的任何一个或多个步骤来构建，也可包括额外的步骤，亦可采以不同的流程来实施，而其中一个或多个步骤也可以组合成单一个步骤或分成两个或多个步骤。与非门型与或非门型元件之外的半导体元件在不脱离本发明内容所教示的精神范围内也包含在前述实施例所设想的适用范围内。而这些步骤和半导体元件的实施例可参考图1至图4的说明。

第一示范实施例

(1)提供一基板(如步骤102所绘示)。

如图1步骤102中所述，适合于半导体元件和结构所使用的基板202是可通过以下所述的一个或多个制造方法，例如挤压成型法(press methods)、浮动法(folate methods)、下拉式(down-drawn)方法、二次拉伸法 (redrawing methods)、融合(fusion methods)法和/或类似方法，来产生。

(2)形成多个交错叠层的第一绝缘材料层和导电材料层(如步骤104所绘示)。

如图1的步骤104中所述，例如从上述步骤102中所得的基板202，可提供来使交错叠层的第一绝缘材料层204和导电材料层206形成于其上(如步骤104所绘示)，如图2B所绘示的结构剖面图所示。第一绝缘材料可包括硅氧化物和其他类似的材料，而该导电材料可包括多晶硅或其他类似的材料。每一个第一绝缘材料层204的厚度可为约600埃(Angstroms)。可以认知到的是，在一些实施例中，每一第一绝缘材料层204的厚度可为约700～500埃。每一导电材料层206的厚度可为约200埃。可以认知到的是，在一些实施例中，实施例中的每一导电材料层206的厚度可为约300～100埃。

(3)识别位线和字线的位置(如步骤106所绘示)。

如图1步骤106所述，可以对具有多个交错叠层的第一绝缘材料层204和导电材料层206形成于其上的基板202，进行一识别(或规划或设计)工艺，藉此为后续流程(将详细说明如后)识别出位线位置208和字线位置210。其中，后续流程包括实质上或主要地在被识别的位线和字线以外的位置上形成位线、字线以及第一绝缘材料垂直结构。识别位线位置208和字线位置210的实施结果，如图2C的俯视图所绘示。

(4)形成包括位线和字线的三维环绕式栅极垂直栅极结构，(如步骤201、203、205、207、209和211所绘示)。

请参照图2A所述的方法20的步骤流程。三维环绕式栅极垂直栅极结构，可以通过在被识别的位线位置208和字线位置210之外的位置，形成第二绝缘材料垂直结构212a来构建(如步骤201所绘示)。这个步骤可以通过先移除多层结构位于被识别的位线位置208和字线位置210之外的部分212′来完成，如图2D中所绘示。每一被移除的部分212′可以穿过多层结构而至伸到达基板202的少延一个顶面。虽然在图2D中，被移除的部分212′被绘示为近似圆形或圆柱形的孔洞，但需了解的是，在本发明内容中被移除的部分212′可以是其它形状和/或形式，包括正方形、矩形、椭圆形等等。接着，如图2E所绘示，可以通过将第二绝缘材料沉积于图2D所 绘示的前述被移除部分212′中，以于被识别的位线位置208和字线位置210之外的区域中形成第二绝缘材料垂直结构212a。在一实施例中，第二绝缘材料可以是和第一绝缘材料，例如硅氧化物，不同的任何绝缘或介电材料，例如硅氮化物，而反之亦然，且使其在进行移除时仅能允许轻易地移除第一和第二绝缘材料其中之一者，而不会移除另外一者。

如图2F中所示，移除多层结构位于沿着被识别的字线位置210但未包含被识别的位线位置208的区域中的部分214′(如步骤203所绘示)。每一被移除的部分214′可以穿过多层结构延伸到达基板202的至少一个顶面。虽然在图2F中被移除的部分214′被绘示为近似圆形或圆柱形的孔洞，但需了解的是，在本发明内容中被移除的部分214′可以是其它形状和/或形式，包括正方形、矩形、椭圆形等等。

在步骤205中，移除第一绝缘材料层沿着被识别的字线位置210中的第一绝缘材料部分210′。此结果是绘示于图2G中。上述的移除步骤是可通过执行一等向性刻蚀(isotropic etching)工艺，藉以从第一绝缘材料层204中去除沿着被识别的字线位置210的区域中的第一绝缘材料来达成。由本发明内容可以认知到，第二绝缘材料垂直结构212a可在等向性刻蚀工艺中可操作地用于控制或协助控制将第一绝缘材料从第一绝缘材料层204中移除的过程。由本发明内容还可以认知到，位于被移除的第一绝缘材料层204上方和/或下方的导电材料层206都仍至少被第二绝缘材料垂直结构212a支撑或固定在适当的位置。

三维环绕式栅极垂直栅极结构的位线可以通过先圆化沿着被识别的位线位置208的至少一部分导电材料层206，而形成在被识别的位线位置208中(如步骤207所绘示)。在此一步骤中，被圆化后的导电材料层206的横截面可以近似于矩形带圆角、椭圆形角，并且还可以采取任何其它形状或形式。接着，如图2H所绘示，可进一步通过在被圆化后的至少一部分导电材料层206上形成一电荷储存层206′的方式来形成位线。在一实施例中的电荷储存层206′可形成为一层或多层氧化物-氮化物-氧化物(ONO)的复合层结构。在本实施例中，电荷储存层206′可包括形成在被圆化的导电材料层206上的隧穿氧化层206a。电荷储存层206′可进一步包括形成在隧穿氧化层206a上的电荷捕捉氮化层206b。电荷储存层206′还可进一步 包括形成在电荷捕捉氮化层206b上的一阻绝氧化层206c。隧穿氧化层206a的半径可以在约6～2纳米(nm)之间。阻绝氧化层206c的半径可以在约12～7纳米之间。

在步骤209中，字线214可以形成在被识别的字线位置210中。这个步骤可通过将导电材料沉积到被识别的字线位置210中未包含被识别的位线位置208的被移除部分214′中来达成，如图2I所绘示。接着可连接所形成的字线(未示出)来形成三维环绕式栅极垂直栅极结构或元件。

在本实施例中，第二绝缘材料垂直结构212a可由第一绝缘材料所取代，藉以形成第一绝缘材料垂直结构212b(如步骤211所绘示)。这个步骤可以通过先从第二绝缘材料垂直结构212a中移除第二绝缘材料，接着再通过沉积第一绝缘材料到前述所移除的部分中来达成。第一绝缘材料垂直结构212b的结构是如图2J中所绘示。

第二示范实施例

(1)提供一基板(如步骤102所绘示)。

如图1步骤102中所述，适合于半导体元件和结构所使用的基板202是可通过以下所述的一个或多个制造方法，例如挤压成型法、浮动法、下拉式方法、二次拉伸法、融合法和/或类似方法，来产生。

(2)形成多个交错叠层的第一绝缘材料层和导电材料层(如步骤104所绘示)。

如图1的步骤104中所述，例如从上述步骤102中所得的基板202，可提供来使交错叠层的第一绝缘材料层204和导电材料层206形成于其上(如步骤104所绘示)，如图3B所绘示的结构剖面图所示。第一绝缘材料可包括硅氧化物和其他类似的材料，而该导电材料可包括多晶硅或其他类似的材料。每一个第一绝缘材料层204的厚度可为约600埃。可以认知到的是，在一些实施例中，每一第一绝缘材料层204的厚度可为约700～500埃。每一导电材料层206的厚度可为约200埃。可以认知到的是，在一些实施例中，实施例中的每一导电材料层206的厚度可为约300～100埃。

(3)识别位线和字线的位置(如步骤106所绘示)。

如图1步骤106所述，可以对具有多个交错叠层的第一绝缘材料层204和导电材料层206形成于其上的基板202，进行一识别(或规划或设计) 工艺，藉此为后续流程(将详细说明如后)识别出位线位置208和字线位置210。其中，后续流程包括实质上或主要地在被识别的位线和字线以外的位置上形成位线、字线以及第一绝缘材料垂直结构。识别位线位置208和字线位置210的实施结果，如图3C的俯视图所绘示。

(4)形成包括位线和字线的三维环绕式栅极垂直栅极结构，(如步骤301、303、305、307、309和311所绘示)。

请参照图3A所绘示的方法30的步骤流程。三维环绕式栅极垂直栅极结构可以通过移除多层结构位于沿着被识别的字线位置210而未包含被识别的位线位置208的区域中的部分214′来构建(如步骤301所绘示)，被移除的部分也可以包括于被识别的位线位置208之内的部分。被移除的部分214′如图3D所绘示。每一个被移除的部分214′可以穿过多层结构延伸到基板202的至少一个顶面。虽然在图3D中，被移除的部分214′是被绘示为近似圆形或圆柱形的孔洞，但需了解的是，在本发明内容中被移除的部分214′可以是其它形状和/或形式，包括正方形、矩形、椭圆形等等。

如图3E所绘示，第二绝缘材料垂直结构212a可以在被识别的位线位置208和字线位置210之外的位置形成(如步骤303所绘示)。这个步骤可以通过先在被移除的部分214′的内表面上形成一层第二绝缘材料，接着再移除或刻蚀掉第二绝缘材料面对被识别的位线位置208或于位线位置208内部的一部分第二绝缘材料来完成，藉此形成第二绝缘材料垂直结构212a(如图3E中所示)。虽然在图3E中第二绝缘材料层是被绘示为近似圆形或圆柱形的环(而第二绝缘材料垂直结构212a仅为此环的一部分)，但需了解的是，在本发明内容中第二绝缘材料层(与第二绝缘材料垂直结构212a)可以是其它形状和/或形式，包括正方形、矩形、椭圆形等等(其中第二绝缘材料垂直结构212a是该形状和/或形式的一部分)。

在一实施例中，第二绝缘材料可以是和第一绝缘材料，例如硅氧化物，不同的任何绝缘或介电材料，例如硅氮化物，而反之亦然，且使其在进行移除时仅能允许轻易地移除第一和第二绝缘材料其中之一者，而不会移除另外一者。

在步骤305中，移除第一绝缘材料层沿着被识别的字线位置210中的第一绝缘材料部分210′。此结果是示于图3F中。上述的移除步骤是可通 过执行一等向性刻蚀工艺从第一绝缘材料层204中去除位于沿着被识别的字线位置210的区域中的第一绝缘材料来达成。由本发明内容可以认知到，第二绝缘材料垂直结构212a可在等向性刻蚀工艺中可操作地用于控制或协助控制将第一绝缘材料从第一绝缘材料层204中移除的过程。由本发明内容还可以认知到，位于被移除的第一绝缘材料层204上方和/或下方的导电材料层206，都仍至少被位于被识别的字线位置210以外的位置上的第一绝缘材料层204所剩余的第一绝缘材料以及第二绝缘材料垂直结构212a支撑或固定在适当的位置。

三维环绕式栅极垂直栅极结构的该位线可以通过先圆化沿着被识别的位线位置208的至少一部分导电材料层206，而形成在被识别的位线位置208中(如步骤307)。在此一步骤中，被圆化之后导电材料层206的横截面可以近似于矩形带圆角、椭圆形角，并且还可以采取任何其它形状或形式。接着，如图3G所绘示，可进一步通过在被圆化后的至少一部分导电材料层206上形成一电荷储存层206′的方式来形成位线。在一实施例中的电荷储存层206′可形成为一层或多层氧化物-氮化物-氧化物(ONO)的复合层结构。在本实施例中，电荷储存层206′可包括形成在被圆化的导电材料层206上的隧穿氧化层206a。电荷储存层206′可进一步包括形成在隧穿氧化层206a上的电荷捕捉氮化层206b。电荷储存层206′还可进一步包括形成在电荷捕捉氮化层206b上的一阻绝氧化层206c。隧穿氧化层206a的半径可以在约6～2纳米(nm)之间。阻绝氧化层206c的半径可以在约12～7纳米之间。

在步骤309中，字线214可以形成在被识别的字线位置210中。这个步骤可通过将导电材料沉积到被识别的字线位置210中未包含被识别的位线位置208的被移除部分214′中来达成，如图3H所绘示。接着可连接所形成的字线(未示出)来形成三维环绕式栅极垂直栅极结构或元件。

在本实施例中，第一绝缘材垂直料结构212b可以形成在被识别的位线位置208和字线位置210之外的区域中(如步骤311所绘示)。此结构是绘示于图3I中。

第三示范实施例

(1)提供一基板(例如步骤102所绘示)。

如图1步骤102中所述，适合于半导体元件和结构所使用的基板202是可通过以下所述的一个或多个制造方法，例如挤压成型法、浮动法、下拉式方法、二次拉伸法、融合法和/或类似方法，来产生。

(2)形成多个交错叠层的第一绝缘材料层和导电材料层(如步骤104所绘示)。

如图1的步骤104中所述，例如从上述步骤102中所得的基板202，可提供来使交错叠层的第一绝缘材料层204和导电材料层206形成于其上(如步骤104所绘示)，如图4B所绘示的结构剖面图所示。第一绝缘材料可包括硅氧化物和其他类似的材料，而该导电材料可包括多晶硅或其他类似的材料。每一个第一绝缘材料层204的厚度可为约600埃。可以认知到的是，在一些实施例中，每一第一绝缘材料层204的厚度可为约700～500埃。每一导电材料层206的厚度可为约200埃。可以认知到的是，在一些实施例中，实施例中的每一导电材料层206的厚度可为约300～100埃。

(3)识别位线和字线的位置(如步骤106所绘示)。

如图1步骤106所述，可以对具有多个交错叠层的第一绝缘材料层204和导电材料层206形成于其上的基板202，进行一识别(或规划或设计)工艺，藉此为后续流程(将详细说明如后)识别出位线位置208和字线位置210。其中，后续流程包括实质上或主要地在被识别的位线和字线以外的位置上形成位线、字线以及第一绝缘材料垂直结构。识别位线位置208和字线位置210的实施结果，如图4C的俯视图所绘示。

(4)形成包括位线和字线的三维环绕式栅极垂直栅极结构(如步骤401、403、405、407、409和411所绘示)。

请参照图4A的方法40的步骤流程。三维环绕式栅极垂直栅极结构可以通过在被识别的位线位置208和字线位置210之外的位置，形成第二绝缘材料垂直结构212a来构建(如步骤401所绘示)。这个步骤可以通过先移除多层结构位于被识别的位线位置208和字线位置210之外的部分212′来完成，如图4D中所绘示。每一被移除的部分212′可以穿过多层结构延伸到基板202的至少一个顶面。虽然在图4D中被移除的部分212′被绘示为近似圆形或圆柱形的孔洞，但需了解的是，在本发明内容中被移除的部分212′可以是其它形状和/或形式，包括正方形、矩形、椭圆形等等。接着， 如图4E中所绘示，第二绝缘材料垂直结构212a可形成于被识别的位线位置208和字线位置210之外的区域中，且是通过将第二绝缘材料沉积在如图4D中所绘示之前述被移除部分212′之上来形成。在一实施例中，第二绝缘材料可以是任何和第一绝缘材料，例如氮化物，不同的绝缘或介电材料，例如氧化物，而反之亦然，且使其在进行移除时仅能允许轻易地移除第一和第二绝缘材料其中之一者，而不会移除另外一者。

如图4F中所示，移除多层结构位于被识别的位线位置208和第二绝缘材料垂直结构212a以外的区域中的部分214′(如步骤403所绘示)。每一被移除的部分214′可以穿过多层结构至少延伸到基板202的至少一个顶面。

在步骤405中，移除位于第一绝缘材料层204中剩余的第一绝缘材料。此一结果是绘示于图4G中。上述的移除步骤可通过执行一等向性刻蚀(isotropic etching)工艺藉以从第一绝缘材料层204中移除剩余的第一绝缘材料来达成。由本发明内容可以认知到，在位于被移除的第一绝缘材料层204上方和/或下方的导电材料层206都仍至少被第二绝缘材料垂直结构212a支撑或固定在适当位置。

该三维环绕式栅极垂直栅极结构的位线可以先通过圆化沿着被识别的位线位置208的至少一部分导电材料层206，而形成在被识别的位线位置208中(如：步骤407所绘示)。在此一步骤中，被圆化后的导电材料层206的横截面可以是近似于矩形带圆角、椭圆形角，并且还可以采取任何其它形状或形式。接着，如图4H中所绘示，位线可进一步通过在被圆化的至少一部分导电材料层206的上形成电荷储存层206′来形成。在一实施例中的电荷储存层206′可形成为一层或多层氧化物-氮化物-氧化物(ONO)的复合层结构。在本实施例中，电荷储存层206′可包括形成在被圆化的导电材料层206上的隧穿氧化层206a。电荷储存层206′可进一步包括形成在隧穿氧化层206a上的电荷捕捉氮化层206b。电荷储存层206′还可进一步包括形成在电荷捕捉氮化层206b上的一阻绝氧化层206c。隧穿氧化层206a的半径可以在约6～2纳米(nm)之间。阻绝氧化层206c的半径可以在约12～7纳米之间。

在被识别的位线位置208内的第一绝缘材料层(即刻蚀后的空间)中 沉积第二绝缘材料204′，藉以在连续的位线之间提供电性隔离(如步骤409所绘示)，如图4I所绘示。

在步骤411中，字线可以形成在被识别的字线位置210中。这个步骤可通过将导电材料沉积到被识别的字线位置210中但未包含被识别的位线位置208的区域来达成，如图4I中所示。所形成的字线可接着被连接(未示出)，以便形成该三维环绕式栅极垂直栅极结构或元件。

需了解的是，在本发明内容中电荷存储结构可包括包含有一隧穿介电层、一电荷捕捉层和一阻绝氧化层的氧化物-氮化物-氧化物、硅-氧化物-氮化物-氧化物-硅(SONOS)或能隙工程-SONOS(Bandgap Engineered SONOS，简称BE-SONOS)等结构。其中，隧穿介电层可包括硅氧化物、硅氮化物和硅氧化物子层(sub-layers)和/或可在零偏压下形成出一倒U型价带的化合物材料；电荷捕捉层可包含硅氮化物；而阻绝氧化物或门极层可包括硅氧化物。隧穿介电层还可进一步包括一电洞隧穿层(hole tunneling layer)、一能带偏移层(band off set layer)和一隔离层。适用于下述元件，包括浮动栅极存储器、电荷捕捉存储器、与非门型元件，与非门型元件之外的半导体元件、非易失性存储器元件和/或嵌入式存储器元件，的其它内部结构也可被设想于在本发明内容之中。

虽然根据前述揭露原理所提供的各种实施例已说明如上，但应理解这些说明仅为例示，而并非用以限制本发明内容的范围。因此，本发明内容所描述的实施例的范围不应受任何上述特定实施例的限制，而是应当权利要求范围及揭露内容的均等范围为准。此外，上述的优点和特征系已提供于所述的实施例之中，但不其不能限定权利要求范围中的工艺与结构必须应用上述任何或全部优点。

例如，在本发明内容中所谓，「形成某一层、复数层多个交错叠层层、多层、叠层和/或结构」的步骤，可以包括用来建造该层、多层和/或结构，其包括沉积及其他类似方法。其中，所谓的「多层」可以是单层结构和/或叠层包括多个内部层和/或复数层的多层结构和/或叠层于或形成于彼此之上的叠层结构。所谓的内部结构，可包括半导体元件的任何内部结构，其包括包含有一隧穿介电层、一电荷捕捉层和一阻绝氧化物层的电荷存储结构，诸如硅-氧化物-氮化物-氧化物-硅(SONOS)或能隙工程-硅-氧化物 -氮化物-氧化物-硅(BE-SONOS)等结构。

尽管此处所谓的一层个或更多层、多层和/或结构为“硅”、“多晶硅”、“导电”、“氧化物”和/或“绝缘”层、多层和/或结构，但应了解的是，所述的实施例还可以应用于其他材料的合成物层和/或多层和/或结构上。此外，此处所谓的结构，在实施例中采以一晶体结构和/或无定形结构的形式。

此外，在某一层或更多层、多层和/或结构上进行「图案化」的步骤，可以包括在一层、更多层、多层和/或结构上建造一个默认的图案的任何方法，包括通过使用具有默认图案的掩模(未示出)来执行微影工艺，并根据掩模上的默认图案对所述的该层、多层和/或结构进行刻蚀。

形成、沉积和/或剩余在材料层、结构之内和/或位于各材料层和/或结构之间的「串焊」，可以包括导电材料、绝缘材料和具有开口、孔、缝隙、空隙、裂纹、气孔、气泡、及类似结构的材料和/或上述的任意组合。此外，虽然本发明内容所述的实施例是用于解决「串焊」问题，但本发明内容所要求保护的方法也可适用于解决和/或改善其他性能相关的问题和/或议题，在半导体工艺中包括型态、位移、大小改变、形状改变、组成物的改变、结合、分隔和/或迁移上的其它类型缺陷。

「狭长柱(elongated posts)」或「柱」可以使用一种或更多种材料，包括绝缘材料、导电材料、硅氮化物和其他类似物等，所形成、填充、构建、沉积和/构成。而狭长柱的横截面可以是一种或更多种形状，包括圆形、椭圆形、正方形、长方形、三角形和/或上述各种形状的组合。

需了解的是本发明内容中所描述的原理可以适用于实施例所述的与非门型元件之外的其他应用上，包括或非门型元件、其它存储器存储元件、浮动栅极存储器元件、电荷捕捉存储器元件、非易失性存储器元件和/或嵌入式存储器元件。

此处所使用的各种术语在本技术领域内中具有特定的含义。而一个特定术语是否应被解释为「该技术领域中的专门术语」系视该术语而定所使用的上下文而定。「连接到」、「形成于....之中」、「形成在...之上」或其他类似术语通常应该被广意地解释为以包括将形成、沉积和连接的动作直接导入特征元件之间或通过一个或多个间接者而导入特征元件之间的各种状况。此处所述和其他方面的术语应依照该术语在本发明内容中所使用的 上下文的情境来进行解释，而使本领域中具有通常之识者能了解所揭露的术语。上述的定义并不排除可能对这些术语赋予根据上下文的情境来所赋予的其他含义。

和比较、测量和计时等有关的用字，例如「在某时」、「相当的」、「在...期间」、「完成」等，应被理解为是指「实质上在某时」、「实质上相当」、「实质上在...的期间」、「实质上完成」等，而此处所谓的「实质上」是指前述的比较、测量和计时对于实现隐含或明示的期望结果系可行的。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求范围所界定的为准。