低温多晶硅薄膜晶体管阵列基板、制作方法以及显示装置与流程

本发明涉及液晶显示技术领域，尤其涉及一种低温多晶硅薄膜晶体管阵列基板及其制作方法以及显示装置。

背景技术：

LTPS(Low Temperature Poly-silicon)阵列基板中，半导体多晶硅(Poly-Si)层与栅极绝缘层GI(SiOx/SiNx)，尤其是与GI层中的氧化物SiOx之间的界面(也就是半导体多晶硅的沟道层与栅极绝缘层连接的表面)对LTPS器件特性影响较大，若界面缺陷多，界面就会存在大量悬空键，悬空键会将电子束缚住会导致所需功耗也会增大。一般的可以通过氢化的方法来减少悬空键数量，业界一般在ILD沉积之后做氢化的动作，但由于氢化过程中氢元素的扩散受到栅极的遮挡，会使氢化不完全，影响对悬空键的消除。

技术实现要素：

本发明的目的在于提供一种低温多晶硅薄膜晶体管阵列基板的制造方法，可以有效减小半导体多晶硅界面的悬空键。

本发明的另一目的在于提供低温多晶硅薄膜晶体管阵列基板及显示装置。

为了实现上述目的，本发明实施方式提供如下技术方案：

所述低温多晶硅薄膜晶体管阵列基板制作方法，包括，

在沟道层上沉积形成栅极绝缘层，其中栅极绝缘层包括形成于所述沟道层表面的氧化硅层及层叠于所述氧化硅层上的氮化硅层；其中所述氮化硅层的厚度大于所述氧化硅层的厚度；

以所述氮化硅层中的氢作为氢源对形成有栅极绝缘层的沟道层进行氢化；

在氮化硅层背向所述氧化硅层的表面上形成凹槽，其中，所述凹槽正投影于所述沟道层中的多晶硅区域；

形成位于所述凹槽内的栅极。

其中，所述栅极的表面与所述氮化硅层背向所述氧化硅层的表面平齐。

其中，所述氮化硅层的厚度为2500A-3000A。

其中，所述方法还包括在所述氧化硅层的表面及栅极上形成绝缘层的步骤。

其中，所述栅极的表面位于所述凹槽内并低于所述氮化硅层背向所述氧化硅层的表面。

其中，所述氮化硅层的厚度大于所述氧化硅层的厚度。

其中，所述方法还包括在所述凹槽内形成覆盖所述栅极的氮化硅绝缘层，其中氮化硅层绝缘层与氮化硅层的表面平齐。

本申请所述的低温多晶硅薄膜晶体管阵列基板，包括基板、形成于基板的沟道层、形成于沟道层表面的氧化硅层及层叠于所述氧化硅层上的氮化硅层、栅极及覆盖栅极及氮化硅层的绝缘层，所述氮化硅层包括凹槽，所述栅极形成于所述凹槽内，所述栅极的表面与所述氮化硅层背向所述氧化硅层的表面平齐。

本申请所述的一种低温多晶硅薄膜晶体管阵列基板，包括基板、形成于基板的沟道层、形成于沟道层表面的氧化硅层及层叠于所述氧化硅层上的氮化硅层、栅极及覆盖栅极及氮化硅绝缘层，所述氮化硅层包括凹槽，所述栅极形成于所述凹槽内，所述氮化硅绝缘层形成于凹槽内覆盖栅极，并且所述氮化硅层绝缘层与氮化硅层的表面平齐。

本申请所述的显示装置，，包括所述的阵列基板、液晶层及彩膜基板，液晶层密封于彩膜基板与阵列基板之间。

本发明实施例具有如下优点或有益效果：

本发明中低温多晶硅薄膜晶体管阵列基板的栅极绝缘层包括形成于所述沟道层表面的氧化硅层及层叠于所述氧化硅层上的氮化硅层；所述氮化硅层中的氢源充足，且氢扩散没有栅极层的遮挡，整个沟道层就能氢化完全，有效减小沟道层表面(界面)的悬空键(未被氢化的位置)，从而提高低温多晶硅薄膜晶体管特性，又不会增大栅极与沟道层之间的距离，保证有足够大电容。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明低温多晶硅薄膜晶体管阵列基板制作方法流程图；

图2-图5是图2所述的低温多晶硅薄膜晶体管阵列基板制作步骤结构示意图；

图6是本发明另一实施例的低温多晶硅薄膜晶体管阵列基板制作方法流程图；

图7-9是图6所示低温多晶硅薄膜晶体管阵列基板制作步骤结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸地连接，或者一体地连接；可以是机械连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

请参阅图5，本发明第一实施例提供一种低温多晶硅薄膜晶体管阵列基板，其包括基板10、形成于基板10的沟道层12、形成于沟道层12表面的氧化硅层131及层叠于所述氧化硅层131上的氮化硅层132、栅极14及覆盖栅极12及氮化硅层132的绝缘层15。所述氮化硅层132包括凹槽133，所述栅极14形成于所述凹槽133内，所述栅极14的表面与所述氮化硅层132背向所述氧化硅层131的表面平齐。其中所述氧化硅层131与氮化硅层132构成栅极绝缘层。

请参阅图1，上述低温多晶硅薄膜晶体管阵列基板制作方法，主要包括如下步骤，

如图2，步骤S1，在沟道层12上沉积形成栅极绝缘层13，其中栅极绝缘层13包括形成于所述沟道层12表面的氧化硅层131及层叠于所述氧化硅层131上的氮化硅层132。

本实施例中，所述沟道层12由玻璃基板10承载，并且在沟道层12与玻璃基板10之间设置有缓冲层，用于保护所述沟道层12。

所述沟道层12的形成步骤包括，步骤一，在缓冲层上形成半导体多晶硅层。步骤二，在半导体多晶硅层两侧注入第一掺杂离子形成第一掺杂离子区域121。步骤三，在两个第一掺杂离子区域相对的边缘注入离子形成第二掺杂区域122，同时两个第二掺杂区域之间为半导体多晶硅区域123。

步骤S2，以所述氮化硅层132中的氢作为氢源对形成有栅极绝缘层的沟道层12进行氢化。本实施例中，利用氮化硅层132中的氢作为氢源对沟道层12与氧化硅层131连接的表面进行氢化处理，氢化温度在550-590度之间，时间为1-2min。所述氮化硅层132中的氢源充足，且氢扩散没有栅极层的遮挡，整个沟道层12就能氢化完全，有效减小沟道层12表面(界面)的悬空键(未被氢化的位置)，从而提高低温多晶硅薄膜晶体管特性，又不会增大栅极与沟道层12之间的距离，保证有足够大电容。

如图3，步骤S3，在氮化硅层132背向所述氧化硅层131的表面上形成凹槽133，其中，所述凹槽133正投影于所述沟道层12中的半导体多晶硅区域123。本实施例中，通过光罩工艺图案化所述氮化硅层132形成凹槽133.其它实施例中，也可以使用蚀刻方式构成所述凹槽。

如图4，步骤S4，形成位于所述凹槽133内的栅极14。本实施例中，所述栅极14的表面与所述氮化硅层132背向所述氧化硅层131的表面平齐，也即是说栅极正好填平所述凹槽133。具体的，在所述氮化硅层132背向所述氧化硅层131的表面上以及凹槽133内沉积金属层，然后通过光罩工艺图案化金属层最后形成所述栅极14，在不增加光罩的前提下防止因栅极14遮挡氢化过程导致氢化不完全。相较于非等向性蚀刻工艺会产生亏损导致漏电流，本申请的光罩的作用就是将不希望蚀刻的地方保护起来，不会产生漏电流。

在一实施例中，步骤S3与步骤S4可以一道光罩工艺，即所述凹槽133与栅极14可以共用一道光罩，节省光罩次数降低了成本。具体的，在氮化硅层132背向所述氧化硅层131的表面上形成凹槽，然后直接在凹槽133内沉积金属层构成栅极。

如图5，所述方法还包括在所述氧化硅层132的表面及栅极14上形成绝缘层15的步骤，只要通过沉积、光罩等构图工艺形成。在形成绝缘层15后，沉积形成源漏极(图未示)，在此不做赘述。

本实施例中，所述氮化硅层132的厚度大于所述氧化硅层131的厚度。所述氮化硅层132的厚度为2500A-3000A。所述氧化硅层131的厚度为700A。所述凹槽的深度为2800A，因此与半导体多晶硅区域123相对的剩余的氮化硅层132的厚度为200A，因此不会影响沟道层12性能。

请参阅图9，本发明另一实施例提供的低温多晶硅薄膜晶体管阵列基板，其包括基板20、形成于基板20的沟道层22、形成于沟道层22表面的氧化硅层231及层叠于所述氧化硅层231上的氮化硅层232、栅极24及覆盖栅极24及氮化硅绝缘层25，所述氮化硅层232包括凹槽233，所述栅极24形成于所述凹槽233内，所述氮化硅绝缘层25形成于凹槽233内覆盖栅极24，并且所述氮化硅层绝缘层25与氮化硅层232的表面平齐。所述氮化硅层绝缘层25与氮化硅层232的表面平齐共同构成所述阵列基板的绝缘层。

上述低温多晶硅薄膜晶体管阵列基板制作方法，与第一实施例方法不同之处在于，所述栅极24的表面位于所述凹槽233内并低于所述氮化硅层232背向所述氧化硅层231的表面，然后再凹槽内形成氮化硅层绝缘层25与氮化硅层232的表面平齐共同构成所述阵列基板的绝缘层。

请参阅图6，主要包括如下步骤，

步骤S21，在沟道层22上沉积形成栅极绝缘层23，其中栅极绝缘层23包括形成于所述沟道层22表面的氧化硅层231及层叠于所述氧化硅层231上的氮化硅层232。

步骤S22，以所述氮化硅层232中的氢作为氢源对形成有栅极绝缘层的沟道层22进行氢化。本实施例中，利用氮化硅层232中的氢作为氢源对沟道层22与氧化硅层231连接的表面进行氢化处理，氢化温度在550-590度之间，时间为1-2min。

步骤S23，在氮化硅层232背向所述氧化硅层231的表面上形成凹槽233，其中，所述凹槽1233正投影于所述沟道层22中的半导体多晶硅区域223。本实施例中，通过光罩工艺图案化所述氮化硅层232形成凹槽233。其它实施例中，也可以使用蚀刻方式构成所述凹槽233。

请参阅图7，步骤S24，形成位于所述凹槽233内的栅极24，所述栅极24的表面位于所述凹槽233内并低于所述氮化硅层232背向所述氧化硅层231的表面。本步骤与第一实施例的S4步骤工艺相同。所述栅极24的表面位于所述凹槽233内并低于所述氮化硅层232背向所述氧化硅层231的表面。所述氮化硅层232的厚度大于所述氧化硅层231的厚度，只要满足在凹槽233内形成栅极24后还可以容纳氮化硅层绝缘层25，以使氮化硅层绝缘层25与氮化硅层232的表面平齐共同构成所述阵列基板的绝缘层即可。

请参阅图8，所述方法还包括在所述凹槽233内形成覆盖所述栅极的氮化硅绝缘层25，其中氮化硅层绝缘层25与氮化硅层232的表面平齐。

本发明还提供一种显示装置，其包括以上两个实施例所述的阵列基板、液晶层及彩膜基板，液晶层密封于彩膜基板与阵列基板之间。

以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。